数字逻辑电路第4章时序逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
9 1 2 4 6 7
9 1 2 4 6 7
9 1 2 4 6 7
VDD
VDD VDD VDD VDD VDD VDD VDD
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
16
8
9
10
11
12
13
14
15
16
Q0
Q1
0
0
1
0
0
1
1
1
0
0
1
0
0
1
1
1
0
0
1
0
0
1
1
1
0
0
1
0
0
1
1
1
0
0
Q2
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
0
0
Q3 0
f Q0
结论:
1 f CP 2
f Q1
1 f CP 4
f Q2
1 f CP 8
f Q3
1 f CP 16
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
9 1 2 4 6 7 16
C
g f e d c b a
K K
C
G ND CRY O U T
G ND CRY O U T
6 G ND CRY O U T
G ND CRY O U T
G ND CRY O U T
G ND CRY O U T
CD40161外形图
(带异步清 零) (带同步清 零)
图6.35 CC40160/40161引脚排列图
CC40160/40161是一种同步二进制加法集成 计数器,共引脚端排列如图6.35所示,逻辑 功能表如表6.11所示。
LD
CR (1)CR —异步清零,当 =0 , =1时, LD Q3Q2Q1Q0=0000,即各触发器置成O状态。 CR (2)LD —同步并行置数,当 =0 , =1时,由于 LD CP上升沿配合,四个触发器同时接受并行的输入 数据,使Q3Q2Q1Q0=D3D2D1D0,称作“同步并行 置数”。
(5)画逻辑电路图。根据求出的时钟方程、驱动
方程、输出方程及选定触发器的类型,便可画出 所要设计的逻辑电路图。 (6)检查设计的电路能否自启动。把无效状态代 入电路检查,在时钟脉冲作用下能够进入有效循 环,则说明该电路有自启动能力。如果无效状态 形成了循环,则说明该电路不能自启动,则应采 取两种措施解决。一种是修改逻辑设计电路,另 一种是通过预置数的方法,将电路的初始状态值 置成有效状态之一。
74LVC161逻辑功能表
输
清零 预 置 使能
入
时钟 预置数据输入
输 出
计 数 进 位
CR PE CEP CE T
L H H × L H × × L × × ×
CP
× ↑ ×
D3
× D3 ×
D2
× D2 ×
D1
× D1 ×
D0
× D0 ×
Q3 Q2
L L 保
Q1
L D1 持
Q0 TC
L D0 L * *
计数器的功能:不仅可以计数也可作为分频器。
二进制计数器
加计数器
非二进制计数器
十进制计数器 任意进制计数器
•同步计数器
减计数器 可逆计数器
……
二进制计数器 加计数器 •异步计数器 减计数器 可逆计数器 非二进制计数器 任意进制计数器 ……
十进制计数器
p290
典型集成同步计数器
集成计数器是厂家生产的通用芯片,其函 数关系已经固定,状态分配编码不能改变, 所以,在用集成计数构成N进制计数器,往 往利用清零端或置数端,让电路跳过某些 状态来获得N进制计数器。在集成电路手册 中由功能表很容易知道集成计数器的清零 和置数方式。
RBO
RBO
RBO
RBO
RBO
LT RST RBI IN H CL K
LT RST RBI IN H CL K
5
LT RST RBI IN H CL K
L T RST RBI IN H CL K
LT RST RBI IN H CL K
RBO
IC1 HCC4033 BF
IC2 HCC4033 BF
IC3 HCC4033 BF
D3 D2
H H
H H
× H
L H
× ↑
× ×
× ×
× ×
× ×
Fra Baidu bibliotek保 计
持 数
* *
CR的作用?
PE的作用?
CR
时序波形图
PE D0 D1 D2 D3 CP CEP CET Q0 Q1 Q2 Q3 TC
异步清零同步预置
计数
保持
TC=CET•Q3Q2Q1Q0
2、集成计数器CC40160/40161构成N进制计 数器。 方法一:反馈置零法—利用CC40161异步清 零端的功能来构成任意N进制计数器的方法。 方法二:反馈预置数法—利用CC40161同步 并行置数端来构成任意N进制计数器的方法。 方法三:进位输出置数法—利用进位输出 端CO的进位输出,使计数器置入数据,来 构成任何N进制计数器的方法。
1. 时序逻辑电路的设计步骤。 根据要求实现的逻辑功能,求出满足此功能的最 简单的时序逻辑电路的过程,称为时序逻辑电路 设计。一般步骤如下: (1)分析设计要求,建立原始状态图或原始状态 转换表。首先分析给定的逻辑问题,确定输入、 输出变量,并且定义其对应的意义;再设定电路 的状态数,将电路的状态按顺序编号,然后按照 题意画出原始状态图或原始状态转换表。 (2)进行状态化简,求出最简状态图。在原始状 态图中,凡是输入相同输出也相同,要转换的次态 也相同的状态,皆称为“等价状态”。状态化简 就是将多个等价状态合并,丢掉多余状态,从而 得到“最简状态”。
图 号
修 订
日 期: 文 件:
1 2 3 4 5
9-Jan-20 14 第张 共张 C: \Docu ment s and Set t ings \Admi nis trato r\桌 面\制 刘 图人 嘉麟 :PCB\10.16pcb版 .DDB 6
图6.9 用计数器CC4033构成的数字时钟的电 路
第6章 时序逻辑电路
学习目标: 1.掌握CMOS时序逻辑电路的特点与分析方法。 2.了解同步和异步的二-十进制计数器的特点 及其工作过程的区别,寄存器和锁存器的区别。 3.掌握CMOS时序逻辑电路的一般设计方法, 特别是同步时序逻辑电路的设计方法。
4.熟练掌握“反馈清零法”、“反馈置数法”、 “进位输出置数法”和“级联法”,利用中规模 集成芯片构成任意进制计数器的方法。熟练掌握 同步与异步归零逻辑方面的差异,同步与异步置 数逻辑方面的差异。 5.会运用中规模CMOS芯片实现指定逻辑功能的数 字产品。
E NR CL V DD
CL K
IC5C CD4081 BCN
C1 R12 470
Q0 Q1 Q2 Q3
3 2 1
VDD
LT RST RBI IN H CL K
g f e d c b a
P1 2 1 VDD
NPN/90 13
VDD
2/ 20PF CD4060 VDD
A
1 2 7 8
A
标 题 尺 寸
B
SW-PB
C4 104 IC7A
9
8
11 12 13 14
IC7B CD4518
S2
R13 10K
Q0 Q1 Q2 Q3 E NR CL G ND
3 4 5 6 CL K
VDD
10
9 10 15 16
T3
CLK0 CLK0 CLK1 RST
10 9 11 12
R15 2M
30 XY 327 68HZ C2 VDD
6.2.2 时序逻辑电路的设计方法
(3)状态分配。状态分配又叫做状态编码或状态 赋值。若最简状态图中状态数为N,则触发器的 数目n应满足关系:2 n≥N>2 n-1 。一般情况下, 可以从各种不同分配方案中,选择最佳状态编码 方案,可以使设计电路最简单。 (4)选定触发器的类型,求出时钟方程、输出方 程、状态方程和驱动方程。可供选择的触发器有 JK触发器、D触发器。根据简化状态图及状态编 码,可作出电路次态和输出的卡诺图,并从卡诺 图中分别求出电路状态方程和输出方程;再根据 触发器类型,将状态方程转换为触发器特性方程 的形式,便求得电路的驱动方程。
1
2
3
4
5
6
R6 360 D R5 360 R4 360 R3 360 R2 360 R1 360 D
8 3
8 3
8 3
8 3
8 3
DS1 DPY Bl ue-CC
DS2 DPY Bl ue-CC
DS3 DPY Bl ue-CC
DS4 DPY Bl ue-CC
DS5 DPY Bl ue-CC
8 3
P296例1 试用CC40161集成芯片,分别采用“反
馈清零”法,“反馈预置数”法和“进位输出置 数”法构成一个10进制计数器。
图6.5.18 用CC40161构成的10进制计数器
“反馈清零”法—异步清零
“反馈预置数”法—同步置数
进位输出置数法
60进制计数器
同或清零-12进制
解:(1)用反馈清零(异步清零)法方案实现
DS6 DPY Bl ue-CC
K K
K K
K K
K K
K K
DP
DP
DP
DP
DP
DP
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
5 10
5 10
5 10
5 10
5 10
5 10
9 1 2 4 6 7
9 1 2 4 6 7
6.5.2 计数器
按照CP脉冲的输入方式可分为同步计数器和异步 计数器。按照计数规律可分为加法计数器,减法 计数器和可逆计数器。按计数容量N又可划分为 二进制计数器和非二进制计数器,n代表计数器中 有触发器的数,N代表计数过程中所经历的有效 状态总数,又称为“计数长度”。
1 CP
2
3
4
5
6
7
2. 用集成计数器构成任意进制计数器
例 2 用74LVC161构成九进制加计数器。 (1) 反馈清零法
Q3Q2Q1Q0
1 1 CP
CE CR D0 D1 D2 D3 T 74LVC161 CE >PC Q Q Q Q 0 3 1 2 P
1001
T C P E &
1000
0000
0001
0010
1
14 15
14 15
14 15
CD4081 BCN
4
VDD T2
14 15
VDD R14 10K S1 B SW-PB C3 104
NPN/90 13
VDD 1 2
10K
VCC IC5A
T1
R10 10K
3 NPN/90 13 CD4081 BCN B
R11 470
IC2 3 2 1 15 13 14 6 4 5 7 VDD 16 Q14 Q13 Q12 Q10 Q9 Q8 Q7 Q6 Q5 Q4 VDD GND 8
1 1 1 1 C P
1 1 1
CE CR D0 D1 D2 D3 TC T 74LVC161 CE PE P > C Q0 Q1 Q2 Q3 P
Q3Q2Q1Q0
1000
0000
0001
0010
0111
0110
0101
0100
0011
例3 试用两片CC40161集成芯片构成N1=60 的“分钟”计数器,N2=24的“小时”计数 器。
0111 0110 0101 0100 0011
解:九进制计数器应有9个状态,而74 LVC 161在计数过程中 有16个状态。如果设法跳过多余的7个状态,则可实现模9计数器。
(2) 反馈置数法
1 1 1 C P CR D0 D1 D2 D3 CET TC 74LVC161 CEP > C Q0 Q1 Q2 Q3 PE P 1
例如:清零和置数均“同步方式”的有16进 制加法计数器CC40163;十进制加法计数器 CD40162;十进制同步可逆计数器CD40192, 16进制可逆计数器CD40193;清零采用异步 方式,置数采用同步方式的16进制同步加 法计数器CD40161,十进制同步加法计数器 CD40160;还有CD4518, CD40110/4033/4520也具有同步计数功能。
IC4 HCC4033 BF
IC5 HCC4033 BF
IC6 HCC4033 BF
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
IC5B
8
3 2 1
8
3 2 1
8
3 2 1
8
3 2 1
8
3 2 1
8
14 15
14 15
图6.38(C)二片CC40161级联构成二十四进 制的“小时”计数器
※ “学用结合”作业: 试设计一款“全自动洗衣机控制器”
一、设计任务: 设计制作一个“洗衣机控制器”,使之能控制洗 衣机的进水阀、排水阀、洗涤程序电机,甩干驱 动装置等按预定程序工作。 1、洗衣机总体工作程序包括:进水→浸泡→洗涤 →排水→甩干等五个过程,其中浸泡是可供选择 的。 2、进水从电路启动开始,以水位检测达到要求的 位置为结束;排水以洗涤结束为起点,以排水检 测达到要求为结束;甩干过程用定时控制。实验 中,可用普通开关或光电管作检测元件,以LED 发光二极管代替执行阀门。