cadence D触发器

D触发器版图设计与仿真

一．实验目的

1.熟悉Hspice的用法以及网表的规则写法

1.熟悉cadence软件的使用以及如何利用cadence画版图

2.熟悉对版图DRC验证和lvs检查

二.实验器材

已安装Hspice和VWware软件的电脑，和虚拟机要有cadence软件三.实验内容

1）D触发器的电路仿真

2）Layout的认识

3）反相器Layout设计

4）DRC验证

5）LVS验证

四.实验步骤

1.写好D触发器的网表如下

.global VDD GND

.subckt dff D CLK Q

M1 NCLK CLK VDD VDD PMOS W=10U L=0.6U

M2 NCLK CLK GND GND NMOS W=10U L=0.6U

M3 D CLK A1 VDD PMOS W=10U L=0.6U

M4 D NCLK A1 GND NMOS W=10U L=0.6U

M5 A1 A2 VDD VDD PMOS W=2U L=1U

M6 A1 A2 GND GND NMOS W=2U L=2U

M7 A2 A1 VDD VDD PMOS W=30U L=0.6U

M8 A2 A1 GND GND NMOS W=15U L=0.6U

M9 A2 NCLK A3 VDD PMOS W=15U L=0.6U

M10 A2 CLK A3 GND NMOS W=15U L=0.6U

M11 A3 Q VDD VDD PMOS W=2U L=1U

M12 A3 Q GND GND NMOS W=2U L=2U

M13 Q A3 VDD VDD PMOS W=80U L=0.6U

M14 Q A3 GND GND NMOS W=50U L=0.6U

.end dff

.END

2.在Hspice软件上仿真，看波形图是否符合

3.画出D触发器版图，再进行DRC验证，得到必须为没有错误如下：

4.在linux系统里拷贝bd07.lvs和inv.gds和inv.sp到tes-dfft文件夹里，修改网表文件名为dff.sp，以及bd07.lvs和bd07.lpe的文件，并执行：CIW－>File －>Export－>Stream…生成dff.gds文件

5.进行lvs检查，终端代码如下：

％LOGLVS

％htv

％case

％cir /home/icer/test-dff/dff.sp (网表的路径)

%:con dff （网表中单元名）

%:exit

_____________________________

%PDRACULA

%:/g /home/icer/test-dff/bd07.lvs (LVS规则文件名)

%:/f

%./https://www.360docs.net/doc/f914599366.html,

6.检查上述生成lvsout文件，看原理图与版图是否匹配

7.进行lpe检查，生成PRENENT.DAT文件，终端代码如下：

%PDRACULA

%:/g /home/icer/test-dff/bd07.lpe (LVS规则文件名)

%:/f

%./https://www.360docs.net/doc/f914599366.html,

8.在windows下将PRENET修改成SP文件，然后打开文件，保存

9.编写HFZ.sp文件如下：

.include 'hua05.sp'

.include 'PRENET.sp'

.global VDD GND

X1 D CLK Q PRENET

V1 VDD GND 5

V2 D GND PULSE(0 5 0ns 0.1ns 0.1ns 25ns 45ns)

V3 CLK GND PULSE(0 5 0ns 0.1ns 0.1ns 15ns 20ns)

.OPTIONS POST

.tran 0.01ns 200ns

.end

10.将hua05.sp 和PRENET.sp，dff.sp 和HFZ.sp拷贝到同一个文件夹里

11.用Hspice打开HFZ.sp文件，分析，看波形图如下：

五.实验总结

本次实验对我受益匪浅，通过本次D触发器的实验，我更加熟悉了Hspice 软件和cadence软件，熟悉了利用这两个软件来制作网表，版图，以及DRC 验证，lvs检查，lpe检查。实验另外了熟悉了redhat linux系统的操作，实验中在检查lvsout文件时出现了不匹配的问题，通过发现这些问题和同学的帮助，实验结果才得以纠正。另外，掌握了版图之间的调用方法。