第4,5章 触发器,时序逻辑电路习题答案...

第4,5章触发器,时序逻辑电路习题答案...
第4章触发器
4.3 若在图4.5电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其Q和Q 端波形，设初态Q=0。

CP
S
R
图4.27 题4.3图
解：图4.5电路为同步RS触发器，分析作图如下：
CP
S
R
Q
4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。

Q 1
1J 1C11K
CP
●
Q 3
＞CP
1T C1
1J C11K
CP
Q 2●
＞＞1D C1
Q 6
1J
C11K
＞●
Q 4
CP
1S 1R
Q 5
C1●
●
CP
图4.28 题4.5图
解：
Q Q n
n 111=+ Q Q n n 212=+ Q Q n
n 313=+
Q Q n n 4
14=+
Q Q n
n 515=+
Q Q n n 616=+
Q 1CP Q 2Q 3Q 4Q 5Q 6
4.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。

假定各触发器的初始状态均为Q =0。

1
&
≥1
CP
A B 1S C11R
＞CP
＞1D C1
=1
A B
Q 1
Q 2
Q 2
(a)
B
A
(b)
图4.29 题4.6图
解：由图可见：
Q B A AB Q n n 111)(++=+ B A Q n ⊕=+1
2
B A Q 2
Q 1
4.7 图4.30（a ）、（b ）分别示出了触发器
和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。

（1）试画出图（a ）中的Q 1、Q 2和F 的波形。

（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。

≥1
1
1D
＞C1
1D
＞C1Y
（b ）
（c ）
CP
=1
＞1D ＞1D R
C1Q 1
Q 2
F （a ）
C1
Q Q Q 4
Q 3Q Q
图4.30 题4.7图
解： （a ）
Q Q n
n 211=+ Q Q n
n 112=+ Q F 1
CP ⊕= R 2 = Q 1
低电平有效
CP
Q 1Q 2F
（b ）
Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y n n 4
3=
CP 3= CP 上降沿触发 CP 4= CP 下降沿触发
CP
Q 3Q 4Y
4.8 电路如图4.31所示，设各触发器的初始
状态均为0。

已知CP 和A 的波形，试分别画出Q 1、Q 2的波形。

＞1J ＞1J 1K
C1CP
C1Q Q =1
Q 2
Q 1
1K
A 1
A
CP
图4.31 题4.8图
解：由图可见
Q Q n n 1
11=+
Q Q A Q n n n 2112⊕⊕=+
A
CP
Q 1
Q 2
4.9 电路如图4.32所示，设各触发器的初始状态均为0。

已知CP 1、CP 2的波形如图示，试分别画出Q 1、Q 2的波形。

1D ＞C11D ＞C1CP 1
Q 2
Q
Q 1R 1
R
Q 1
CP 2
Q
CP 1
CP 2
图4.32 题4.9图
解：
111=+Q n 11
2=+Q n Q R D 21= Q R D 12=
CP 1
CP 2
Q 1Q 2
第5章 时序逻辑电路
5.1 分析图5.39时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。

FF 0
FF 1
1J C11K
1J C11K 1J C11K ●
●
CP
1
●
FF 2
Q 0
Q 1
Q 2
●
图5.39 题5.1图
解： 驱动方程：J 0=K 0=1, J 1=K 1=Q 0, J 2=K 2=Q 0Q 1
状态方程：Q Q n n 0
10=+，Q Q Q Q Q
n n n n n 1
01011+=+，
Q Q Q Q Q Q Q n n n n n n n 2
1
2
1012+=+
状态转换图：
110
111
101
010
001
000
Q 0
Q 2Q 1100
功能：同步三位二进制加法计数器，
可自启动 。

5.5 用JK 触发器和门电路设计满足图5.43所示要求的两相脉冲发生电路。

图5.43 题5.5图
解: 分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。

计数器采用同步二进制加法计数器，其状态方程如下：
Q Q n n 0
10
=+ Q Q Q
Q Q n
n n 1
010
11
+=+
采用JK 触发器，把上述状态方程与其特性方程比较系数，可见J 0=K 0=1，J 1=K 1= Q 0，设计电路如下：
11J
C1
1K
1J
C1
1K
FF1 FF0
CP 1
Q0Q1
>1
&
Y0
1
分析图示电路，可得其工作波形如下所示，可见满足题目要求。

CP
Q
Q
1
Y
Y
1
5.6 试用双向移位寄存器74194构成6位扭环计数器。

解：作状态转换图如下：
用74194实现，首先扩展成8位移位寄存器；其次反馈形成扭环形计数器；解决启动的方法可采用清零或者置数法。

此处采用清零法。

5.7 由74290构成的计数器如图5.44所示，分析它们各为几进制计数器。

图5.44 题5.7图
解：CP1=CP, S91= S92=0，R01= R02= Q3。

电路的基本连接形式是5进制计数器，采用反馈
清零法形成4进制计数器。

其状态转换图如下：
C P1=CP, S91= S92=0，R01= Q1 ，R02=
Q2。

电路的基本连接形式是5进制计数器，采用反馈清零法形成3进制计数器。

其状态转换图如下：
C P0=CP, CP1= Q0，S91= S92=0，R01=R02= Q3。

电路的基本连接形式是10进制计数器，采用反馈清零法形成8进制计数器。

其状态转换图如下：
C P0=CP, CP1= Q0，S91= S92=0，R01= Q0，R02= Q3。

电路的基本连接形式是10进制计数器，采用反馈清零法形成9进制计数器。

其状态转换图如下：
5.8 试画出图5.45所示电路的完整状态换图。

图5.45 题5.8图
解：EP=ET= 1，RD=1，LD= Q2，DCBA=
Q3100。

电路采用反馈置数法，且2次所置的数不同。

采用反馈置数法形成10进制计数器。

其状态转换图如下：
试用74161设计一个计数器，其计数状态为0111～1111。

解: 作状态转换图，并作电路图如下:
5.10 试分析图5.46所示电路，画出它的状态图，说明它是几进制计数器。

图5.46 题5.10图
解: 分析图示电路，可见采用反馈清零法实现10进制计数器，其状态转换图如下:
5.11 试用74160构成二十四进制计数器，要求采用两种不同的方法。

解：74160为同步10进制加法计数器，功能表及管脚与74161相同。

实现24进制计数器的途径是：先用2片74160扩展为100进制计数器，然后采用反馈清零法或者反馈置数法实现24
进制计数器。

反馈清零法：LD=1，
反馈置数法：RD=1，DCBA=0000
讨论：也可用74160分别实现4进制和6进制计数器，然后级联；或者分别实现3进制和8进制计数器，然后级联。

5.12 试设计一个能产生011100111001110的序列脉冲发生器。

解：采用计数器＋数据选择器的实现途径。

按题意应有一个15进制计数器和一个16选1数据选择器。

计数器采用74161通过反馈置数法实现，数据选择器采用2片74151扩展构成。

电路图如下：
5.13 设计一个灯光控制逻辑电路。

要求红、绿、黄三种颜色的灯在时钟信号作用下按表5.14规定的顺序转换状态。

表中的1表示灯“亮”，0表示灯“灭”。

解：分析题目要求，方案一可用8进制计
数器和3个数据选择器实现；方案二用计数器和门电路实现。

此处采用方案二设计电路如下。

5.14 试用JK触发器和与非门设计一个11进制加计数器。

解：作状态转换表如下：
K0=1
5.15 试用JK触发器（具有异步清零功能）和门电路采用反馈清零法设计一个9进制计数器。

解：依据题意，先用4个JK触发器组成4位二进制计数器，然后利用反馈清零法实现9进制计数器。

上述电路存在的问题是：如果FF0或者FF3
先清零，则RD端的清零信号消失，FF1、FF2可能达不到清零的目的。

改进的电路如下图所示，电路中利用了基本RS触发器的记忆功能。