数字电子技术黄瑞祥 第五章复习题答案

0
0
1
1
2
0
3
0
4
0
Q1
Q2
0
0
0
0
1
0
0
1
0
0
5-3 JK 触发器组成 5-3 图所示电路。分析该电路为几进制计数器，并画出电路 的状态图。
解：状态图：
CP
Q1
0
0
1
1
2
0
3
1
4
0
5
0
该电路为五进制计数器
Q2
Q3
0
0
0
0
1
0
1
0
0
1
0
0
5-4 JK 触发器促成如图 5-4 图所示的电路。 （1） 分析该电路为几进制计数器，画出状态图。 （2） 若令 K3 = 1，电路为几进制计数器，画出其状态图。
解：（1）
CP
Q1
0
0
1
1
2
0
3
1
4
0
5
1
6
0
7
0
为 7 进制计数器
(2)
CP
Q1
ቤተ መጻሕፍቲ ባይዱ
0
0
1
1
2
0
3
1
4
0
5
1
为 4 进制计数器
Q2
Q3
0
0
0
0
1
0
1
0
0
1
0
1
1
1
0
0
Q2
Q3
0
0
0
0
1
0
1
0
0
1
0
0
5-5 试画出题 5-5 图（a）所示电路中 B,C 端的波形。输入端 A,CP 波形如题 5-5 图(b)所示，触发器的起始状态为零。
解：74161 为异步清零，同步置数的 4 位同步二进制加法计数器 （a）为 13 进制同步加法计数器，状态转换图如下：
（b）为 9 进制加法计数器，状态转换图如下： （c）为 15 进制计数器，状态转换图如下： （d）为 7 进制计数器，状态转换图如下： 5-23 试分析题 5-23 图所示电路的计数长度为多少，采用的是哪种接法。分别
5-25 试分析题 5-25 图所示各电路，画它们的状态图和状态表，指出各是几进制 计数器。
解：（a）状态表：
Q3n
画出（Ⅰ）和（Ⅱ）的状态图。若电路作为分频器使用，则芯片（Ⅱ）的 CO 端输出的脉冲和时钟 CP 的分频比为多少？
题 5-23 图
解：（Ⅰ）为 7 进制同步加法计数器，其状态图如下： （Ⅱ）为 5 进制同步加法计数器，其状态图如下： 两片 74160 计数器之间采用异步接法。 若电路作为分频器使用，则芯片（Ⅱ）的 CO 端输出的脉冲和时钟 CP 的 分频比为 1:35。
解： 电路图：
5-12 试用上升沿触发的 D 触发器和与非门设计一个同步时序电路，要实现的状 态图如题 5-12 图所示。
解：电路图如下：
5-13 试用下降沿触发的边沿型 JK 触发器和与非门，设计一个按自然态序进行 的七进制同步加法计数器。
解： 电路图：
5-14 试用上升沿触发的边沿型 D 触发器和与非门，设计一个按自然态序进行计 数的十进制同步加法计数器。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
CP A Q0 Q1 B C
5-6 分析题 5-6 图所示电路，画出电路的状态图，说明电路能否自启动。
解：状态图：
CP
Q1
Q2
Q3
Z
0
0
0
0
0
1
1
0
1
0
2
1
1
1
0
3
0
1
1
1
4
1
0
0
0
5
1
1
0
0
6
0
1
0
0
7
解：状态图： 时序图：
5-10 如题 5-10 图所示，FF0 为下降沿触发的 JK 触发器，FF1 为上升沿触发的 D 触发器，试对应给定的 RD，CP,J,K 的波形，画出 Q0,Q1 的波形。
5-11 试用下降沿触发的 JK 触发器设计一个同步时序电路，要实现的状态图如题 5-11 图所示。
5-17 试用 JK 触发器设计一个同步 2421（A）码的十进制计数器，电路的状态 图如题 5-17 图所示。
解：电路图如下：
5-18 试用 JK 触发器设计一个同步余 3 循环码十进制减法计数器，电路的状态 图如题 5-18 图所示。
解：电路图如下：
5-19 用 JK 触发器设计一个步进电机用的三相六状态脉冲分配器。如果用 1 表 示线圈导通，用 0 表示线圈截止，则三个线圈 ABC 的状态图如题 5-19 图 所示。在正转时输入端 G 为 1，反转时为 0。
0
0
1
1
0
1
0
0
1
1
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
0
1
1
1
1
1
1
1
1
0
由状态图可见，电路图能够自启动
5-8 画出题 5-8 图所示电路的状态图和时序图，简要说明电路的基本功能。
解：状态图： 功能分析：根据状态图可知：电路为三位格雷码发生器。
5-9 画出题 5-9 图所示的状态图和时序图。
解：电路图：
5-15 试用 JK 触发器设计一个同步十进制计数器，要实现的状态图如题 5-15 图所示。
解：电路图如下：
5-16 试设计一个具有如题 5-16 图所示功能的计数器电路，图中 M 为控制变量。 M = 0，计数器为 8421 码六进制加法；M = 1，计数器为循环码六进制计 数。
解：电路图如下：
第五章 习题答案
5-1 分析题 5-1 图所示电路，画出时序图和状态图，起始状态 Q0Q1Q2Q3=0001。
解：状态图：
CP
Q0
Q1
Q2
Q3
0
0
0
0
1
1
1
0
0
0
2
0
1
0
0
3
0
0
1
0
4
0
0
0
1
时序图： CP
Q0
Q1
Q2 Q3
5-2 分析题 5-2 图所示电路，画出电路的状态图。
解：状态图:
CP
Q0
1
0
1
0
0
0
0
1
0
1
1
0
0
0
该电路能够自启动
5-7 分析题 5-7 图所示电路，画出电路的状态图，说明电路能否自启动。
CP
Q4
Q3
Q2
Q1
0
0
0
0
0
1
0
0
0
1
2
1
0
0
1
3
1
1
0
1
4
1
1
1
0
5
0
1
1
1
6
1
0
1
1
7
1
1
0
1
0
0
0
1
0
1
0
0
0
1
0
0
0
1
1
1
1
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
1
0
1
1
1
0
1
1
解：电路图如下：
5-20 用 JK 触发器设计一个按自然态序进行计数的同步加法计数器，要求当控 制信号 M = 0 时为六进制，M = 1 时为十二进制。
解：电路图实现如下：
5-21 分析题 5-21 图所示各电路，画出它们的状态图和时序图，指出各是几进 制计数器。
解： 状态图：
时序图：
5-22 试分析题 5-22 图所示电路，指出各计数器的计数长度 M 是多少？并画出 相应的状态图。
5-24 试分析题 5-24 图所示电路，分别画出两个芯片的状态图。若电路作为分 频器使用，则 74161 的输出 Y 与时钟 CP 的分频比为多少？
解：图中 74160 为 6 进制同步加法计数器，状态图如下：
图中 74161 为 6 进制同步加法计数器，状态图如下： 若电路作为分频器使用，则 74161 的输出 Y 与时钟 CP 的分频比为 1:36