IO设备与CPU和存储器的连接
8086对存储器和io端口的编址方式
8086是intel公司推出的一款16位微处理器，它采用了20位位置区域总线，能够寻址1MB的内存空间。
在8086中，存储器和I/O端口的编址方式对于系统的设计和应用具有重要意义。
本文将围绕8086对存储器和I/O端口的编址方式展开深入探讨。
一、存储器的编址方式1. 实位置区域模式8086微处理器最初工作在实位置区域模式下，通过物理位置区域直接对存储器进行寻址。
在实位置区域模式下，8086可以访问的存储器空间为1MB，位置区域空间范围为0xxxx~0xFFFFF。
2. 分段位置区域模式为了克服实位置区域模式下1MB内存的局限性，8086引入了分段位置区域模式。
在分段位置区域模式下，8086通过段基址寄存器和偏移位置区域的组合来访问存储器，可以实现对更大容量的存储器进行访问。
3. 段基址寄存器在分段位置区域模式下，8086中的段基址寄存器包括CS（代码段寄存器）、DS（数据段寄存器）、ES（额外段寄存器）和SS（堆栈段寄存器），它们分别用来存放代码段、数据段、额外段和堆栈段的基址。
4. 偏移位置区域8086微处理器中，偏移位置区域用来表示段内的相对位置区域，它的范围为0~xxx。
5. 分段位置区域的形式在8086中，物理位置区域的计算方式为：物理位置区域=段基址×16+偏移位置区域。
通过这样的方式，8086可以实现对1MB范围内的存储器进行寻址。
二、 I/O端口的编址方式1. 端口编址方式8086微处理器通过端口编址方式来对I/O设备进行访问，I/O端口的位置区域空间范围为0~xxx。
2. IN指令和OUT指令8086微处理器提供了IN指令和OUT指令用于进行I/O端口的读写操作。
IN指令用于从指定端口读取数据，OUT指令用于向指定端口写入数据。
3. I/O端口位置区域的分配在8086系统中，I/O端口位置区域的分配由外围设备的制造商进行规划，保证不同的外围设备具有不同的端口位置区域，从而避免了位置区域冲突。
计算机组成原理——IO接口以及IO设备数据传送控制方式
计算机组成原理——IO接⼝以及IO设备数据传送控制⽅式接⼝可以看作是两个部件之间交接的部分。
硬件与硬件之间有接⼝，硬件与软件之间有接⼝，软件与软件之间也有接⼝。
这⾥我们所说的I/O接⼝，⼀边连接着主机，⼀边连接着外设。
I/O接⼝的功能I/O接⼝的基本结构CPU和外设之间通常传递的信息：数据、状态、控制。
组成:寄存器组、控制逻辑电路、主机与接⼝和接⼝与I/O设备之间的信号联接线、数据地址线、控制状态信号线。
其实中间红框内的部分就是对应到电路板上的插⼝，⼜分为内部接⼝和外部接⼝两种。
内部接⼝：与系统总线相连，实质上是与内存、CPU相连。
数据的传输⽅式也只能是并⾏传输。
外部接⼝：通过接⼝电缆与外设相连，外部接⼝的数据传输可能是串⾏⽅式，因此I/O接⼝需具有串并转换功能。
接⼝与端⼝接⼝就是I/O接⼝，端⼝实质接⼝电路中可以被CPU访问的寄存器。
I/O端⼝及其编址为了便于CPU对I/O设备进⾏寻址和选择，必须给众多的I/O设备进⾏编址，也就是说给每⼀台设备规定⼀些地址码，称之为设备号或端⼝地址。
统⼀编址：与存储器共⽤地址，⽤访存指令访问I/O设备。
独⽴编址：单独使⽤⼀套地址，有专门的I/O指令。
接⼝类型I/O设备数据传送控制⽅式1.程序直接控制传送⽅式⼜叫查询⽅式。
是完全通过程序来控制主机和外围设备之间的信息传送。
通常的办法是在⽤户的程序中安排⼀段由输⼊输出指令和其他指令所组成的程序段直接控制外围设备的⼯作。
也就是说CPU要不断地查询外围设备的⼯作状态，⼀旦外围设备“准备好”或“不忙”，即可进⾏数据的传送。
该⽅法是主机与外设之间进⾏数据交换的最简单、最基本的控制⽅法。
⽆条件传送：只有在外设总处于准备好状态程序查询⽅式优点：较好协调主机与外设之间的时间差异，所⽤硬件少。
缺点：主机与外设只能串⾏⼯作，主机⼀个时间段只能与⼀个外设进⾏通讯，CPU效率低。
程序查询⽅式接⼝结构：⼀次只能查询⼀个字的原因？在这种传送⽅式下，外部数据是要存到CPU寄存器中的，故需要⼀个字。
关于IO端口和编址方式的知识
关于I/O端口和编址方式的知识以下涉及到的指令都是汇编指令，如IN、OUT、STI、CLI、MOV等。
一：I/O端口知识1．什么是I/O端口? CPU使用什么指令与外设进行数据交换?答：CPU与I/O设备通过硬件接口或控制器相连接，这些接口或控制器都有数量不等的端口，这些端口有统一的位置编码，CPU通过这些端口使用输入输出指令IN、OUT与外设进行数据交换。
2．CPU为什么不能用MOV指令进行I/O数据传输？答：在80x86微机系统中，I/O端口编址在一个独立的位置空间中，它和存储器是完全分离的。
因此，对于存储器的存取操作使用MOV指令，而与端口进行信息交换的操作使用专门的I/O指令，二者不能混淆。
3．使用查询方式进行输入输出的优缺点是什么?答：使用查询方式编程可直接在端口级上输入输出信息，数据的传送速度和吞吐量比较高，另外在控制多个设备的I/O时，可在程序中安排它们的优先级，最先查询的设备，其工作的优先级也最高。
修改程序中的查询次序，实际上也就修改了设备的优先级，这样以最简便的方法实现了对设备优先级的控制。
查询方式的缺点主要是在查询过程中，要反复的查询等待，浪费了CPU原本可执行大量指令的时间，而且由询问转向相应的处理程序的时间较长，尤其在设备比较多的情况下。
4．什么是中断?答：计算机在执行程序过程中，遇到需要处理的事件时，暂停当前正在运行的程序，转去执行有关的服务程序，处理完后自动返回原程序，这个过程称为中断（interrupt）。
中断在现代计算机系统中是一种非常重要的技术，输入输出设备和主机交换数据、分时操作、实时系统、多处理机系统、计算机网络和分布式计算机系统都要用到这种技术。
5．中断分为几类?答：中断可分为内中断和外中断。
内中断是由计算机内部原因引起的中断，内中断又称为软中断，它通常由三种情况引起：(1) 由中断指令INT引起；(2) 由于CPU的某些错误而引起，如溢出中断、除法错中断等；(3) 为调试程序（DEBUG）设置的中断，如单步中断、断点中断；外中断指由外部事件引起的中断，又称为硬中断。
《微型计算机原理与接口技术》(第四版)课后习题答案
答：（1）13.25
（2）57.1875
（3）43.3125 （4）7.0625
10. 将下列十六进制数转换为十进制数。
（1）A3.3H
（2）129.CH
（3）AC.DCH
（4）FAB.3H
答：（1）163.1875 （2）297.75
（3）172.859375 （4）4011.1875
11. 将下列十进制数转换为二进制、八进制、十六进制。
第一章
1. 什么是冯·诺依曼机？ 答： 冯·诺依曼于 1945 年提出了存储程序的概念和二进制原理，利用这种概念和原 理设计的电子计算机系统统称为冯·诺依曼机。
它包括运算器、控制器、存储器、输入设备和输出设备五个组成部分。 早期的冯·诺依曼机结构上以运算器和控制器为中心，随着计算机体系结构的发展， 现在已演化为以存储器为中心的结构。
（1）102 （2）44 （3）301 （4）1000
答：（1）[102]压缩 BCD=00000001 00000010B
[102]非压缩 BCD=00000001 00000000 00000010B
（2）[44]压缩 BCD=01000100B
[44]非压缩 BCD=00000100 00000100B
的 32/64 位标准总线。数据传输速率为 132MB/s，适用于 Pentium 微型机。PCI 总线是同步
且独立于微处理器的，具有即插即用的特性，允许任何微处理器通过桥接口连接到 PCI 总
线上。
USB总线，通用串行总线（Universal Serial Bus），属于外部总线的一种，用作微处理机
（1）23 （2）107 （3）1238 （4）92
答：（1）23D=27Q=17H
存储器与CPU的连接
5.4.2 存储器容量的扩充
当一片存储器芯片的容量不能满足系统要求时， 当一片存储器芯片的容量不能满足系统要求时， 需多片组合以扩充位数或单元数。 需多片组合以扩充位数或单元数。这就是所谓的存 储器容量扩充。 储器容量扩充。 字扩充：扩充存储器的存储单元，如果把存储器视 字扩充：扩充存储器的存储单元， 为一个矩阵， 为一个矩阵，这字扩充就是行扩充 位扩充：扩充存储器的一个单元的位数，也就是矩 位扩充：扩充存储器的一个单元的位数， 阵的列扩充。 阵的列扩充。
3．存储器的地址分配和片选问题 内存通常分为RAM 和 ROM两大部分 内存通常分为 RAM和 ROM 两大部分 ， 而 RAM 又分 两大部分， RAM又分 为系统区(即机器的监控程序或操作系统占用的区域) 为系统区(即机器的监控程序或操作系统占用的区域) 地址分配是一个重要的问题 和用户区， 所以内存的地址分配 是一个重要的问题。 和用户区 ， 所以内存的 地址分配 是一个重要的问题 。 存储器芯片单片的容量有限， 存储器芯片单片的容量有限 ， 由多片存储器芯片组 成一个存储器系统，要求正确解决片选问题 片选问题。 成一个存储器系统，要求正确解决片选问题。
138译码器 138译码器
G1 G2A G2B 138 C B A
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
G G2 A G2 B 使能输入端
C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
≠1 0 =1 0
0 0
××× 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 … 1 1 1 0 1 1
除了数据线外， 除了数据线外，对应 相连
2．字（串联）扩充 串联） 8K× 位芯片6264构成 构成32K× 位的存储芯片组： 用4片8K×8位芯片6264构成32K×8位的存储芯片组：
CPU与存储器的连接
全译码法
除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部
送入“片外地址译码器”中进行译码的方法就称为全译码法。 其特点是物理地址与实际存储单元一一对应，但译码电路复杂。
A0~A12
8KB (1) CS 8KB (2) CS 8KB (8) CS
A13~A15
3-8 译码器
Y0 Y1
Y7
字扩展(扩大地址) A14 译 码 器 CS 1
A15
A0
2 CS
3
CS
CS
…
…
…
A13
WE D0 D1 D2 D3
D0 ~ D 3
WE
WE
D0 ~ D3
WE
…
16K×4
16K×4
16K×4
16K×4
D0 ~ D3
WE
D0 ~ D 3
2. CPU总线的负载能力 在设计CPU芯片时，一般考虑其输出线的直流负载能力为带一个TTL 负载。现在的存储器一般都为MOS电路，直流负载很小，主要的 负载是电容负载，故在小型系统中，CPU是可以直接与存储器相 连的，而较大的系统中，若CPU的负载能力不能满足要求，可以 （就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲 器的输出再带负载。
1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
地 址范围 ×7FFFH ×B800H ×BFFFH ×C800H ×CFFFH ×E800H ×EFFFH ×F000H ×F7FFH ×7800H
ROM的分配也类似，所以内存的地址分配是一个重要的问题。
单片微型计算机原理及应用_课后习题答案
《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。
由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。
2．微处理器、微型计算机、微型计算机系统有什么联系与区别？微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。
它具有解释指令、执行指令和与外界交换数据的能力。
其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。
微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。
以微型计算机为主体，配上外部输入/输出设备、电源、系统软件一起构成应用系统，称为微型计算机系统。
CPU与存储器的连接
(1)
中任三根 器
.
Y7
CS 2KB (2)
……..
2KB (8)
CS
D0---D7
数据总线
用A11、A12、A13来译码
A15 A14 A13 A 12 A11 A10------------A0 地 址范围
xx 0 0 0 0 xx 0 0 0 1 xx 0 0 1 0 xx 1 1 1 1 xx 0 1 1 0 xx 0 1 1 1 xx 1 0 1 0 xx 1 0 1 1 xx 1 1 0 0 xx 1 1 0 1
【例1】 用1K×4的2114芯片构成lK×8的存储器系统。 【分析】 由于每个芯片的容量为1K，故满足存储器系统的容量
要求。但由于每个芯片只能提供4位数据，故需用2片这样的 芯片，它们分别提供4位数据至系统的数据总线，以满足存储 器系统的字长要求。
【设计要点】 ➢ 将每个芯片的10位地址线按引脚名称一一并联，按次序逐根接至系统地
5-4 CPU与存储器的连接 【回顾】微型系统的系统总线结构及存储器组织。 【本讲重点】按实际应用的需要，由不同规格、类型的存储器芯片，通过与系
统 总线的连接，构成存储器系统。 微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必 不相同，一般情况下，需要用不同类型，不同规格的存储器芯片，通过适当的 硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。
WE D1
A13
D0
D0 D1 D2
D7
(3) 地址线的连接：将用以“字选”的低位地址总线直接与存贮 芯片的地址引脚相连，将用以“片选”的高位地址总线送入译 码器。
A19~A12
8086
A11~A0
译码器 A11~A0 2732
微机原理与接口技术习题解答
微机原理与接口技术习题第二章1.简答:（1）8086的时钟周期、总线周期、指令周期（2）8086的基本总线周期及T1、T2、T3、T4四个时钟周期的主要工作（3）在最小系统方式，8086的地址/数据复用线信号如何分离？（4）80386的三种工作方式（5）保护方式下，逻辑地址到物理地址的转换原理2、填空（1）引脚信号和操作的关系操作 WR# RD# M/IO# DT/R# DEN#BHE# 指令举例I/O读 1 0 0 00 1 0 1 1 OUT 30H,AL存储器读（字） 1 0 1 0 0存储器写（字） 0 1 1 MOV [2000H],AX1 1 0 1 MOV AL,[2000H]存储器写（字节） 0 1 1 1 0(2) 8086可以处理（）个中断，中断向量表在（）存储空间范围，25H号中断的中断向量放在（）单元。
（3）两个有符号数运算:70ADH+80ADH,结果是______，对8086标志位的影响：SF=______、CF=______ 、ZF=______ 。
（4）已知12H号中断处理程序放在存储器从3344：5678H开始的地方，则从内存______H开始的连续四个单元中存放着中断向量，依次为______、______、______和______。
（5）8086工作在最小模式下，以下引脚的作用是：ALE______ ；/RD_______ ；/INTR______； /BHE_______ ；RESET______ 。
（6）一个容量为1MB的16位CPU，它的地址线有_____________ 条，数据线有___________条，CPU可寻址的范围是_______________。
（7）设8086的主频为4MHz，则执行一个基本的总线周期要___________ns，基本的总线周期有几个时钟周期__________，当CPU的引脚_________为低时会自动插入Tw周期。
微机输入输出IO系统
8.2.2 I/O端口读/写控制
I/O端口的读写主要通过 I/O读/写信号 地址译码输出信号共同作用，
实现端口中信息的读出与写入。
8.2.2.1
端口寄存器的写操作
CPU向外部输出数据时要进行端口写操作（即执行输出指令） 通常选用D触发器之类的芯片作为寄存器。 在写入控制CP出现上升沿时，就将D端数据写入Q端 CP端用包含AEN信号的地址译码信号Y240H控制。
接口技术：对这硬、软件的设计，称为接口技术。 接口（Interface）和端口（Port）是不同的。 端口：接口电路中那些完成信息传送，可由程序寻址进行读写的 寄存器。
图8.1 I/O 接口与总线的连接示意
接口的分类
从应用角度分类： 1）用户交互接口：将来自用户的数据、信息传送给微计算机、或 将用户所需的数据、信息由处理系统传送给外部设备。通常有键 盘接口、打印机接口、终端显示接口等。 2）辅助操作接口：微型计算机发挥最基本的处理与控制功能所必 须的接口。包括各类总线驱动器、总线接收器、数据锁存器、三 态缓冲器、时钟电路、CPU与ROM及RAM接口等。 3）传感接口：输入被监视对象和控制对象变化信息的接口。例如 压力传感器、温度传感器、流速传感器、测速计等接口。 4）控制接口：微计算机对被检测对象或控制对象输出信息的接口。 例如步进马达、电磁阀门、继电器、LED显示灯等接口。
（3）开关量 两个状态的量 ，可以用“0”、“1”表示， 例如：电机的启与停，开关的合与开等。
（4）状态信息（STATUS） 反映外设当前工作状态的信息： CPU 外设
例如： 输入时，输入设备是否准备好？
—— 准备就绪信号READY 输出时，输出设备是否空闲？ —— 忙信号BUSY （5）控制信息（CONTROL） CPU控制外设工作方式所发送的一种信息： CPU 外设 例如： 控制I/O 设备启动或停止等。
存储器与CPU的连接
0400H-07FFH
十六进制数表示
选片信号产生
第三节 存储器与CPU的连接
A14-A10也由00000逐个变化至11111，则共有32种状态。 照此分析，可知这1K存储器一共有32组地址，它们是：
0000H — 03FFH 1000H — 13FFH 2000H — 23FFH 3000H — 33FFH 4000H — 43FFH 5000H — 53FFH 6000H — 63FFH 7000H — 73FFH
1K的存储容量却有32组1K地址，称这1K存储器有 地址重叠区，其中基本地址是0000H—03FFH，其他31 组地址选中的也是同一块存储器。
线选方式接线简单，可它的这种特点，却使之只 适用于连接存储器芯片少的场合。
选片信号产生
第三节 存储器与CPU的连接
二、译码方式 （与线选方式的比较）
A9~A0 AB
内存
存储器与CPU连接时，特别是在扩 展存储容量的场合，内存的地址分配就
ROM RAM
是一个重要的问题。确定地址分配后，
就有一个选取存储器芯片的选片信号产 生的问题。
系统区
用户区
计算机操作系 统或监控程序 所占用的区域
程序区 数据区
4、控制信号的连接
CPU在与存储器交换信息时，一般与以下几个CPU控制信号IO/M，RD， WR，有关，而存储器由于型号不同，控制引脚也有所不同，例如，上面介 绍的Intel2114芯片只有一条读写控制线,因此就产生CPU控制信号如何与存 储器的读写控制线的连接问题。
0400H — 0700H 1400H — 1700H 2400H — 2700H 3400H — 3700H 4400H — 4700H 5400H — 5700H 6400H — 6700H 7400H — 7700H
CPU与存储器连接IO接口和总线
CPU与存储器连接IO接口和总线第22课CPU与存储器的连接I/O接口和总线教学目的：掌握CPU与存储器的连接方式，了解I/O接口的寻址和数据传送，了解总线的类型。
教学重点：CPU与存储器的连接、CPU与外部设备的数据传送。
教学难点：存储器连接时数据线、地址线和控制线的连接。
授课内容：CPU与存储器的连接在CPU对存储器进行读写操作时，首先在地址总线上给出地址信号，然后发出相应的读或写控制信号，最后才能在数据总线上进行数据交换。
连接时要考虑：CPU总线负载能力、CPU 时序和存储器存取速度之间的配合、存储器地址分配和片选、控制信号的连接。
1.存储器的地址选择通常是将低位地址线连到所有存储器芯片，实现片内寻址，将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址，由地址线的连接决定了存储器的地址分配，有三种存储器地址选择的方法：(1).线性选择方式将某根高位地址线直接作为芯片的片选。
电路简单，但地址分配重叠，且地址空间不连续。
适于用在容量小且不要求扩充的系统中。
(2).全译码选择方式对全部高位地址进行译码，输出作为片选。
译码电路复杂，但所得地址是唯一且连续的，并且便于内存扩充。
(3).部分译码选择方式将高位地址线中的几位经过译码后作为片选控制。
部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。
部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。
使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式经常应用在设计较小的微型计算机系统中。
2.存储器的数据线及控制线的连接与8086CPU相连的存储器分为奇偶两个存储体，用A0和/BHE 分别来选择奇地址和偶地址两个存储体，用A19～A1来选择存储体体内的地址。
若A0＝0选中偶地址存储体，它的数据线连到D7～D0，若/BHE＝0选中奇地址存储体，它的数据线连到Dl5～D8。
若读写一个字，A0和/BHE均为0，两个存储体全选中。
计算机组成原理知识点整理
一、概念1.CMDR：控存数据寄存器，存放从控存读出的微指令2.CMAR：控存地址寄存器，用于存放微指令的地址，当采用增量计数器法形成后续微指令地址时，CMAR有计数功能3.系统并行性：并行包括同时性和并发性两个方面。
前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。
也就是说，在同一时刻或者同一时间段内完成两种或两种以上性质相同或者不同的功能，只要在时间上互相重叠，就存在并行性。
4.进位链：传递进位的逻辑电路5.间接寻址：通过访存（若是多次间址还需多次访存）得到有效地址6.微程序控制：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令包含一个或多个微操作命令7.RISC：精简指令系统计算机，通过有限的指令条数简化处理器设计，以达到提高系统执行速度的目的8.中断隐指令：在机器指令系统中没有的指令，是CPU在中断周期内由硬件自动完成的一条指令，功能包括保护断点，寻找中断服务程序入口地址，关中断9.周期挪用/周期窃取：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期10.单重分组跳跃进位：n位全加器分成若干小组，小组内进位同时产生，小组与小组间采用串行进位11.双重分组跳跃进位：n位全加器分为若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送12.超标量：在每个时钟周期内同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译执行，在一个时钟周期内需要多个功能部件13超流水线：将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次14.水平型微指令：一次能定义并执行多个并行操作的微命令。
从编码方式上来看，直接编码、字段直接编码、字段间接编码、直接编码和字段直接和间接混合编码都属于水平型微指令。
关于IO端口和编址方式的知识
关于I/O端口和编址方式的知识以下涉及到的指令都是汇编指令，如IN、OUT、STI、CLI、MOV等。
一：I/O端口知识1．什么是I/O端口? CPU使用什么指令与外设进行数据交换?答：CPU与I/O设备通过硬件接口或控制器相连接，这些接口或控制器都有数量不等的端口，这些端口有统一的地址编码，CPU通过这些端口使用输入输出指令IN、OUT与外设进行数据交换。
2．CPU为什么不能用MOV指令进行I/O数据传输？答：在80x86微机系统中，I/O端口编址在一个独立的地址空间中，它和存储器是完全分离的。
因此，对于存储器的存取操作使用MOV指令，而与端口进行信息交换的操作使用专门的I/O指令，二者不能混淆。
3．使用查询方式进行输入输出的优缺点是什么?答：使用查询方式编程可直接在端口级上输入输出信息，数据的传送速度和吞吐量比较高，另外在控制多个设备的I/O时，可在程序中安排它们的优先级，最先查询的设备，其工作的优先级也最高。
修改程序中的查询次序，实际上也就修改了设备的优先级，这样以最简便的方法实现了对设备优先级的控制。
查询方式的缺点主要是在查询过程中，要反复的查询等待，浪费了CPU原本可执行大量指令的时间，而且由询问转向相应的处理程序的时间较长，尤其在设备比较多的情况下。
4．什么是中断?答：计算机在执行程序过程中，遇到需要处理的事件时，暂停当前正在运行的程序，转去执行有关的服务程序，处理完后自动返回原程序，这个过程称为中断（interrupt）。
中断在现代计算机系统中是一种非常重要的技术，输入输出设备和主机交换数据、分时操作、实时系统、多处理机系统、计算机网络和分布式计算机系统都要用到这种技术。
5．中断分为几类?答：中断可分为内中断和外中断。
内中断是由计算机内部原因引起的中断，内中断又称为软中断，它通常由三种情况引起：(1) 由中断指令INT引起；(2) 由于CPU的某些错误而引起，如溢出中断、除法错中断等；(3) 为调试程序（DEBUG）设置的中断，如单步中断、断点中断；外中断指由外部事件引起的中断，又称为硬中断。
计算机原理--存储器和输入输出设备和总线
计算机原理－存储器和I/O设备和总线前言前一篇文章介绍了冯诺依曼体系结构的计算机的基本工作原理，其中主要介绍了CPU的结构和工作原理。
这一篇主要来介绍存储区，总线，以及IO设备等其他几大组件，来了解整个计算机是如何工作的。
这些东西都是看得见摸得着的硬件，平时我们买电脑时最关注的就是CPU的速度，内存的大小，主板芯片等等的参数。
1. 存储器前面我们以一个简单通用的计算机模型来介绍了CPU的工作方式，CPU执行指令，而存储器为CPU提供指令和数据。
在这个简单的模型中，存储器是一个线性的字节数组。
CPU可以在一个常数的时间内访问每个存储器的位置，虽然这个模型是有效的，但是并不能完全反应现代计算机实际的工作方式。
1.1 存储器系统层次结构在前面介绍中，我们一直把存储器等同于了内存，但是实际上在现代计算机中，存储器系统是一个具有不同容量，不同访问速度的存储设备的层次结构。
整个存储器系统中包括了寄存器、Cache、内部存储器、外部存储。
下图展示了一个计算机存储系统的层次图。
层次越高速度越快，但是价格越高，而层次越低，速度越慢，价格越低。
相对于CPU来说，存储器的速度是相对比较慢的。
无论CPU如何发展，速度多块，对于计算机来说CPU总是一个稀缺的资源，所以我们应该最大程度的去利用CPU。
其面我们提到过CPU周期，一个CPU周期是取1条指令的最短的时间。
由此可见，CPU周期在很大程度上决定了计算机的整体性能。
你想想如果当CPU去取一条指令需要2s，而执行一个指令只需要2ms，对于计算机来说性能是多么大的损失。
所以存储器的速度对于计算机的速度影响是很大的。
对于我们来说，总是希望存储器的速度能和CPU一样或尽量的块，这样一个CPU周期需要的时钟周期就越少。
但是现实是，这样的计算机可能相当的昂贵。
所以在计算机的存储系统中，采用了一种分层的结构。
速度越快的存储器容量越小，这样就能做到在性能和格之间的一个很好的平衡。
价1.2 存储技术计算机的发展离不开存储器的发展，早起的计算机没用硬盘，只有几千字节的RAM可用。
IO设备与CPU和存储器的连接
6.5 I/O设备与CPU和存储器的连接
4. 工作过程 (1) 在用户程序中使用访管指令进入管理程序， 由CPU通过管理程序组织一个通道程序，并 启动通道。
(2) 通道处理机执行CPU为它组织的通道程序，
完成指定的数据I/O工作。通道处理机执行 通道程序是与CPU执行用户程序并行的。 (3) 通道程序结束后向CPU发中断请求。CPU响应 这个中断请求后，第二次进入操作系统，调 用管理程序对I/O中断请求进行处理。
时间
请求 I/O 访管指令 CPU 运行用户程序
响应 I/O 中断请求
CPU 运行 I/O 管理程序 编制通道程序 启动 I/O 操作 通道运行存放在主存中的通道程序 组织 I/O 操作 登记或处理
向 CPU 发中断请求
19／30
6.5 I/O设备与CPU和存储器的连接
6. 通道种类
◆ 通道分为三种类型
24／30
6.5 I/O设备与CPU和存储器的连接
(3) 选择通道的工作过程 每连接一个外围设备，就把这个设备的
n个字节全部传送完成，然后再与另一台设
备相连接。 8. 通道中数据的传送过程与流量分析 动画演示
25／30
6.5 I/O设备与CPU和存储器的连接
(1) 通道流量 一个通道在数据传送期间，单位时间内 能够传送的最大数据量，一般用字节个数来 表示。
6.5 I/O设备与CPU和存储器的连接
◆ 实际流量小于最大流量
字节多路通道
f BYTE f MAXBYTE
选择通道
f SELECT f MAXSELECT
数组多路通道
f BLOCK f MAXBLOCK
30／30
定时方式
IO设备与CPU和存储器的连接
SCSI
8 / 16bit
PCI
32 / 64bit
PCI-X
32 / 64bit 66 / 100 / 133 多个 1066MB/s 同步 无
时钟频率 MHz 主设备数量 峰值带宽 同步方式 标准
100
一个 200MB/s 异步 无
10（Fast） 20（Ultra） 40（Ultra2） 80（Ultra3） 160（Ultra4） 多个 320MB/s 异步 ANSI X3.131
CPU－主存总线
Cache 总线适配器 CPU I/O 总线
主存
I/O 控制器
I/O 控制器
I/O 控制器
网络
图形显示
9／30
6.5 I/O设备与CPU和存储器的连接
2. CPU寻址I/O设备的方式
◆ 存储器映射I/O或统一编址 ◆ I/O设备单独编址
无论选择哪一种编址方法，每个I/O设备 都提供状态寄存器和控制寄存器。
16／30
6.5 I/O设备与CPU和存储器的连接
4. 工作过程 (1) 在用户程序中使用访管指令进入管理程序， 由CPU通过管理程序组织一个通道程序，并 启动通道。
(2) 通道处理机执行CPU为它组织的通道程序，
完成指定的数据I/O工作。通道处理机执行 通道程序是与CPU执行用户程序并行的。 (3) 通道程序结束后向CPU发中断请求。CPU响应 这个中断请求后，第二次进入操作系统，调 用管理程序对I/O中断请求进行处理。
24／30
6.5 I/O设备与CPU和存储器的连接
(3) 选择通道的工作过程 每连接一个外围设备，就把这个设备的
n个字节全部传送完成，然后再与另一台设
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2／30
6.5 I/O设备与CPU和存储器的连接
选择 总线宽度
数据总线 宽度
传输块大小 总线主设备 分离事务 定时方式
高性能 独立的地址和
数据总线 越宽越快 （例如：64位） 块越大总线开销越小 多个（需要仲裁）
采用 同步
低价格 分时复用数据和
地址总线 越窄越便宜 （例如：8位） 每次传送单字 单个（无需仲裁）
同时都在工作。 n: 每台设备传送的字节数，这里假设每台设备
传送的字节数都相同。 k： 数组多路通道传输的一个数据块中的包含的
字节数。在一般情况下，k<n。对于磁盘、 磁带等磁表面存储器，通常k=512。 T： 通道完成全部数据传送工作所需时间。
27／30
6.5 I/O设备与CPU和存储器的连接
◆ 流量计算公式
需要将设备的状态信息送往主存指定单元保存。
14／30
6.5 I/O设备与CPU和存储器的连接
(8) 在数据传输过程中完成必要的格式变换。 例如 把字拆卸为字节，或者把字节装配成字
2. 通道的主要硬件 (1) 寄存器部分 数据缓冲寄存器 主存地址计数器 传输字节数计数器 通道命令字寄存器 通道状态字寄存器
(1) 接受CPU发来的I/O指令，根据指令要求选 择一台指定的外围设备与通道相连接。
(2) 执行CPU为通道组织的通道程序，从主存中 取出通道指令，对通道指令进行译码，并根 据需要向被选中的设备控制器发出各种操作 命令。
(3) 给出外围设备的有关地址，即进行读／写操 作的数据所在的位置。 如 磁盘存储器的柱面号、磁头号、扇区号等。
异步 多个 0.014
异步 无
RS-232 2
9 / 25 0.04或异步
多个 0.192
异步 EIA, ITU-T
V.21
SPI 1 3 异步 多个 1
异步 无
7／30
6.5 I/O设备与CPU和存储器的连接
几种CPU-存储器互连系统
数据宽度(bit) 时钟频率(MHz) 总线的主设备数 每端口峰值带宽
不用 异步
3／30
6.5 I/O设备与CPU和存储器的连接
(1) 分离事务总线 在有多个主设备时，总线通过数据打包
来提高总线带宽，而不必在整个传输过程中 都占有总线。
地址 数据 等待
地址 1
地址 2
地址 3
数据 0
数据 1
等待 1
完成 1
4／30
6.5 I/O设备与CPU和/存储器的连接
(2) 同步总线 同步总线上所有设备通过统一的总线系统
多个
533MB/ s
同步
无
多个
1066MB/ s
同步
无
6.5 I/O设备与CPU和存储器的连接
几种常用串行I/O总线
数据宽度（bit） 信号线数量
时钟频率（MHz） 总线主设备数量
峰值带宽（Mb/s）
同步方式 标准
I2C 1 2 0.4 ～ 10 多个 0.4 ～ 3.4 异步 无
1-wire 1 1
(MB/s) 总峰值带宽(MB/s)
同步方式 标准
HP HyperPlane Crossbar 64 120 多个 960
IBM SP 128 111 多个 1700
SUN Gigaplane-XB
128 83.3 多个 1300
7680 同步 无
14200 同步 无
10667 同步 无
8／30
6.5 I/O设备与CPU和存储器的连接
6.5.2 设备的连接
1. 典型的总线连接
CPU－主存总线
Cache CPU
总线适配器
主存
I/O 总线
I/O 控制器
I/O 控制器
图形显示
I/O 控制器 网络
9／30
6.5 I/O设备与CPU和存储器的连接
2. CPU寻址I/O设备的方式 ◆ 存储器映射I/O或统一编址 ◆ I/O设备单独编址 无论选择哪一种编址方法，每个I/O设备 都提供状态寄存器和控制寄存器。
(2) 选择通道 ◆ 为多台高速外围设备服务； ◆ 传送数据期间，通道只能为一台高速外围设 备服务，在不同时间内可以选择不同设备。
22／30
6.5 I/O设备与CPU和存储器的连接
(3) 数组多路通道 ◆ 数组多路通道适于为高速设备服务； ◆ 每次选择一个高速设备后传送一个数据块， 并轮流为多台外围设备服务； ◆ 数组多路通道之所以能够并行地为多个高 速外围设备服务，是因为这些高速外围设 备并不能在整个数据输入输出时间内单独 利用通道的全部传输能力。
第六章 输入/输出系统
6.5 I/O设备与CPU和存储器的连接
1. 通过接口将许多子系统连接起来 2. 接口使用得最多的就是总线 3. 输入输出方式
◆ 直接传送 ◆ 程序查询 ◆ 中断 ◆ DMA ◆ 通道
1／30
6.5 I/O设备与CPU和存储器的连接
6.5.1 总线
优点：低成本、多样性 缺点：必须独占使用，造成了设备信息交换的瓶颈，
15／30
6.5 I/O设备与CPU和存储器的连接
(2) 控制部分 分时控制 地址分配 数据传送 数据装配 拆卸
3. 通道对外围设备的控制通过I/O接口和设备控制 器进行 通道与设备控制器之间一般采用标准的I/O
接口来连接。
16／30
6.5 I/O设备与CPU和存储器的连接
4. 工作过程 (1) 在用户程序中使用访管指令进入管理程序， 由CPU通过管理程序组织一个通道程序，并 启动通道。 (2) 通道处理机执行CPU为它组织的通道程序， 完成指定的数据I/O工作。通道处理机执行 通道程序是与CPU执行用户程序并行的。 (3) 通道程序结束后向CPU发中断请求。CPU响应 这个中断请求后，第二次进入操作系统，调 用管理程序对I/O中断请求进行处理。
解决上述问题的方法：采用通道处理机
11／30
6.5 I/O设备与CPU和存储器的连接
6.5.3 通道
通道处理机能够负担外围设备的大部分I/O工作。 通道处理机：能够执行有限I/O指令，并且能够被多
台外围设备共享的小型DMA专用处理机。 1. 通道的功能
12／30
6.5 I/O设备与CPU和存储器的连接
3. 设备的连接和工作方式 直接传送、程序查询、中断、DMA、I/O处理机
10／30
6.5 I/O设备与CPU和存储器的连接
4. 程序控制、中断和DMA方式管理外围设备会引 起两个问题： ◆ 所有外围设备的I/O工作全部都要由CPU来 承担，CPU的I/O负担很重，不能专心于用 户程序的计算。 ◆ 大型计算机系统中的外围设备台数虽然很 多，但是一般并不同时工作。
响应 I/O 中断请求
时间
CPU 运行 I/O 管理程序
编制通道程序
启动 I/O 操作
通道运行存放在主存中的通道程序
组织 I/O 操作
登记或处理
向 CPU 发中断请求
19／30
6.5 I/O设备与CPU和存储器的连接
6. 通道种类 ◆ 通道分为三种类型 字节多路通道 选择通道 数组多路通道 ◆ 三种类型的通道与CPU、设备控制器和外围设备 的连接关系
20／30
CPU 主存
字节多 路通道
通道总线
磁盘 控制器
……
磁盘 控制器
选择 通道
磁盘
磁盘 …… 磁盘
通道总线
设备 控制器
……
设备 控制器
数组多 路通道
设备
设备 …… 设备
通道总线
设备 控制器
……
设备 控制器
设备 …… 设备
设备
6.5 I/O设备与CPU和存储器的连接
(1) 字节多路通道 ◆ 为多台低速或中速的外围设备服务； ◆ 采用分时方式工作，依靠它与CPU之间的高 速数据通路分时为多台设备服务。
选择通道
f MAX -SELECT
数组多路通道
( TS n
pn TD )pn
TS n
1 TD
f MAX - BLOCK
( TS k
pn TD )pn
TS k
1 TD
29／30
6.5 I/O设备与CPU和存储器的连接
◆ 实际流量小于最大流量 字节多路通道
f f BYTE
MAXBYTE
24／30
6.5 I/O设备与CPU和存储器的连接
(3) 选择通道的工作过程 每连接一个外围设备，就把这个设备的
n个字节全部传送完成，然后再与另一台设 备相连接。 8. 通道中数据的传送过程与流量分析 动画演示
25／30
6.5 I/O设备与CPU和存储器的连接
(1) 通道流量 一个通道在数据传送期间，单位时间内
23／30
6.5 I/O设备与CPU和存储器的连接
7. 通道中的数据传送过程 (1) 字节多路通道的数据传送过程 通道每连接一个外围设备，只传送一个 字节，然后又与另一台设备连接，并传送一 个字节。 (2) 数组多路通道的数据传送过程 每连接一台高速设备，传送一个数据块， 传送完成后，又与另一台高速设备连接，再 传送一个数据块。
字节多路通道
TBYTE (TS TD ) p n
选择通道
TSELECT
( TS n
TD ) p n
数组多路通道
TBLOCK
( TS k
TD ) p n
28／30
6.5 I/O设备与CPU和存储器的连接
◆ 最大流量
字节多路通道
pn