FPGA实训报告
FPGA实验报告
FPGA实验报告
Xilinx FPGA及应⽤
实验报告（⼀）
实验⼀全加器
⼀、实验⽬的
1、编写简单门电路的RTL级描述程序；
2、创建简单电路的结构级VHDL描述程序；
3、实现全加器功能，由半加器组成，以元件⽅式调⽤。
⼆、实验环境
1、ISE软件⼀套；
2、PC机⼀台。
三、实验步骤
1、创建⼀个新的⼯程
(1)选择“开始->所有程序->Xilinx ISE 9.1i”或直接在桌⾯双击Xilinx ISE 9.1i的图标，打开ISE 9.1i集成环境。
(2)在ISE中，选择菜单栏中的File->New Project 打开创建新⼯程界⾯，在Project Name 中填⼊⼯程名，在Project Location中填⼊⼯程所在⽂件夹。
2、编写半加器的RTL级描述和全加器的结构级描述
半加器源程序为：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity half is
Port ( a : in STD_LOGIC;
b : in STD_LOGIC;
s : out STD_LOGIC;
co : out STD_LOGIC);
end half;
architecture Behavioral of half is
signal c,d : STD_LOGIC;
begin
c <= a or b;
d <= a nand b;
s <= c and d;
co <= not d;
end Behavioral;
波形仿真结果为：
全加器源程序为：
FPGA实习报告
实习报告
一、目的和要求
1、熟悉在EDA平台上进行数字电路集成设计的整个流程。
2、掌握QuartusⅡ软件环境下简单VHDL文本等输入设计方法。
3、熟悉VHDL设计实体的基本结构、语言要素、设计流程等。
4、掌握利用QuqrtusⅡ的波形仿真工具验证设计的过程。
5、学习使用JTAG接口下载逻辑电路到可编程芯片，并能调试到芯片正常工
作为止。
二、内容
1、学习并掌握VHDL设计实体的基本结构、语言要素、设计流程等。
2、了解在EDA平台上进行数字电路集成设计的整个流程，熟悉QuartusⅡ软件环境下简单VHDL文本等输入设计方法，掌握利用QuqrtusⅡ的波形仿真工具验证设计的过程。
3、理解RS触发器的设计原理，采用QuartusII集成开发环境，利用VHDL 硬件描述语言进行设计。
4、使用JTAG接口下载vhdl代码到可编程芯片（本次课程设计中使用的是EP2C8Q208C8套件），并调试到芯片正常工作为止。
1
三、过程
（1）理解RS触发器设计的原理
基本rs触发器可由两个与非门G1、G2的输入、输出端交叉连接而构成，它有两个输入端R、S和两个输出端Q、Q非。
它的输入输出具有以下关系：当R端无效(1)，S端有效时(0)，则Q=1,Q 非=0,触发器置1；当R端有效(0)、S端无效时(1)，则Q=0,Q非=1,触发器置0；当R、S端均无效时，触发器状态保持不变；当R、S端均有效时，触发器状态不确定。
（2）建立新的工程项目
打开Quartus II软件，进入集成开发环境，点击File→New projectwizard建立一个工程项目，输入工作目录和项目名称，如下图一所示。
FPGA实习报告
FPGA实习报告
一、实习概况
本次实习我进入了一家高科技公司，参与了FPGA（Field-Programmable Gate Array，现场可编程门阵列）相关的项目。通过与团
队成员合作，我了解了FPGA的基本知识和应用，并在项目中完成了一些
任务。在这次实习中，我学到了很多东西，也发现了自己的不足之处。
二、FPGA介绍
FPGA是一种可编程逻辑器件，与ASIC（Application Specific Integrated Circuit，专用集成电路）相比，FPGA具有灵活性高、开发
周期短等优点。它可以根据需要进行编程，实现各种逻辑功能。由于其广
泛应用于通信、计算机、医疗等领域，我对FPGA技术充满了兴趣。
三、项目任务
在本次实习中，我主要参与了一个数字信号处理项目。具体任务如下：
1. 学习FPGA编程语言：我首先学习了FPGA的编程语言，包括VHDL （VHSIC Hardware Description Language）和Verilog HDL（Hardware Description Language）。这两种语言可以用于描述硬件电路，并在
FPGA上实现。
3.进行性能优化：为了提高数字滤波器的性能，我进行了一系列优化
工作。首先，我对代码进行了优化，减少了资源占用和功耗。同时，我对
硬件设计进行了优化，使用并行计算等技术提高了滤波器的运算速度。
四、实习心得
1.学到了很多知识：通过这次实习，我学到了很多关于FPGA的知识，包括编程语言、硬件设计、性能优化等方面。这些知识对于我今后的学习
fpga实训报告
fpga实训报告
日期：XXXX年XX月XX日
摘要：
本报告旨在总结并展示我参加的FPGA实训项目的工作成果和经验。报告主要分为以下几个部分：项目背景与目标、项目设计与实现、测
试与调试、结果与分析以及结论与展望。
一、项目背景与目标
在现代电子技术领域中，Field-Programmable Gate Array（FPGA）
的应用越来越广泛。因此，为了增强我对FPGA原理和应用的理解，
我参加了一项FPGA实训项目。该项目的主要目标是让参与者通过实
际操作来学习FPGA的设计、开发和调试。
二、项目设计与实现
2.1 硬件设计
在项目开始之前，我首先进行了相关资料的研究，并理解了FPGA
的基本原理和内部结构。之后，我根据项目要求，设计了一个简单的
数字系统，包括输入模块、处理模块和输出模块。我按照设计要求，
选用了适合的FPGA开发板，并完成了硬件电路的连接。
2.2 软件实现
在硬件设计完成后，我使用了常见的设计工具，如Vivado和Quartus等，编写了相应的代码并进行了逻辑综合与布局布线。我确保了设计的正确性和可执行性，并对设计进行了仿真与优化。
三、测试与调试
为了确保设计的正确性和稳定性，我对硬件电路进行了全面的测试与调试。我使用了不同的输入数据集对系统进行测试，并观察了输出结果。根据测试结果，我及时进行了一些修正和优化。
四、结果与分析
通过对实验结果的观察和分析，我发现设计的数字系统在各种条件下都能正常工作，并且其性能表现符合设计要求。项目的目标得到了很好地实现。
五、结论与展望
本次FPGA实训项目使我对FPGA的理论知识有了更深入的理解，并提高了我的实践能力。在未来，我希望能够进一步学习和应用FPGA 技术，探索更多的应用领域，并且将这些知识和经验应用到实际项目中。
fpga实习报告
fpga实习报告
篇一：FPGA实训报告
硬件系统设计
功能要求
利用所给器件：一个8位拨码开关（见图1-1），排针40×1，芯片DAC0832×1, 芯片LM358×1，一个电位器构成硬件电路，实现与FPGA相连，输出正弦波，三角波，锯齿波，方波。
（图1-1）
FPGA硬件系统组成（见图1-2）
（图1-2）
FPGA框架结构由三部分组成：
可编程输入/输出模块I/OB (I/O Block)—— I/OB：位于芯片内部四周，主要由逻辑门、触发器和控制单元组成。在内部逻辑阵列与外部芯片封装引脚之间提供一个可编程接口。
可配置逻辑模块CLB (Configurable Logic Block)——CLB：是FPGA
的核心阵列，用于
构造用户指定的逻辑功能，不同生产厂商的FPGA器件其不同之处主要在核心阵列。每个CLB主要由查找表LUT （Look Up Table）、触发器、数据选择器和控制单元组成。
可编程内部连线PI (Programmable Interconnect) ——PI：位于CLB之间，用于传递信息。编程后形成连线络，提供CLB之间、CLB与I/OB之间的连线。
FPGA最小系统简介（见图1-3）
（图1-3）
FPGA最小系统板（见图1-4）
（图1-4）
下载接口
Alter提供常用的编程连接电缆有4种：（1）Byte Blaster配置电缆（2）Byte Blaster MV配置电缆（3）Master Blaster/USB配置电缆（USB – Blaster）（4）Bit Blaster配置电缆
FPGA实验报告5篇
FPGA实验报告5篇
第一篇：FPGA实验报告
FPGA实验报告
专业：XXX 姓名：XXX 学号：XX
一：实验目的
1.熟悉Modelsim和Quartus II软件的运行环境和使用
2.熟练使用Quartus II仿真软件生成网表。
3.熟悉FPGA前仿真和后仿真的整个流程。二：实验内容
编写counter计数器，在Quartus II仿真软件中生成网表，再在Modelsim中进行后仿真。三: 实验步骤
1.在Modelsim编写源程序（counter计数器及激励），编译源文件，确保程序的正确性，并进行前仿真，生成波形图如下：附：源程序如下：
module counter(q,clk,reset);
input clk,reset;
output [3:0] q;
reg [3:0] q;
always @(posedge reset or negedge clk)
if(reset)
q <= 4'b0;
else
q <= q + 1;endmodule module top;
reg CLK,RESET;
wire [3:0] Q;
counter c1(Q,CLK,RESET);
initial
CLK=1'b0;
always
#1 CLK=~CLK;
initial
$monitor($time,“Q=%d”,Q);
initial
begin
RESET=1'b1;
#5 RESET=1'b0;
#180 RESET=1'b1;
end endmodule 2.新建文件夹，将源程序counter.v放进去。然后启动Quartus II仿真软件，生成网表。
fpga实训报告
fpga实训报告
FPGA实训报告
FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它可以在设计完成后进行现场编程，从而实现不同功能的硬件设计。FPGA广泛应用于数字信号处理、计算机视觉、机器人控制等领域。在FPGA的设计与开发过程中，实训是一种非常重要的学习方式。
本次FPGA实训主要是基于Verilog语言进行设计与开发，并使用Xilinx Vivado软件进行仿真和综合。实训过程主要包括以下几个方面：
一、FPGA基础知识学习
在实训开始前，我们需要掌握FPGA的基础知识，包括FPGA的原理、结构、特点以及设计流程等。在学习过程中，我们需要掌握Verilog语言的基础语法和常用模块设计，并了解FPGA开发工具的使用方法。
二、Verilog语言设计与编写
在实训中，我们需要根据设计需求，使用Verilog语言进行FPGA 的开发。在设计过程中，我们需要进行模块分析、状态机设计、时序分析等，同时需要保证代码的可读性、可维护性和可扩展性。
三、FPGA仿真与综合
在完成代码编写后，我们需要使用Xilinx Vivado软件进行仿真和综合。在仿真过程中，我们需要对代码进行模拟，并检查设计的正确性和时序约束是否满足。在综合过程中，我们需要将代码翻译成FPGA可执行的位文件，并进行时序分析和资源利用率分析。
四、FPGA实现与调试
在综合完成后，我们需要将位文件下载到FPGA芯片中，并进行调试和验证。在调试过程中，我们需要使用示波器、逻辑分析仪等工具进行信号采集和调试，同时需要对设计进行优化和改进，以满足设计需求和性能要求。
fpga实训报告
fpga实训报告
一、引言
FPGA（Field-Programmable Gate Array）是一种可编程逻辑集成电路，通过在硬件设计中使用现场可编程的逻辑门阵列，实现了对硬件电路的灵活配置和重构。FPGA广泛应用于数字信号处理、通信系统、嵌入式系统等领域。本篇报告将介绍我在FPGA实训过程中的学习和实践成果。
二、实训目标
本次FPGA实训的主要目标是通过学习和实践，掌握FPGA的基本原理和设计流程。具体的实训内容包括FPGA的基本结构、开发环境的搭建、逻辑电路的设计与实现等。
三、FPGA基本原理
1. FPGA的结构
FPGA由可编程逻辑单元（CLB）、输入/输出块（IOB）、全局时钟网络（GCLK）、可编程互连网络等构成。可编程逻辑单元是FPGA的核心，用于实现逻辑功能；输入/输出块用于与外部系统进行数据交互；全局时钟网络用于传播时钟信号；可编程互连网络用于连接逻辑单元和输入/输出块。
2. FPGA的编程语言
FPGA的设计可以使用硬件描述语言（HDL）进行开发。常用的HDL语言有VHDL和Verilog，开发者可以根据需求选择适合的语言进行设计。
四、实训步骤
1. 搭建开发环境
在开始实训之前，需要搭建好FPGA的开发环境。首先，安装相
应的开发软件，并配置开发板的驱动程序。接着，将开发板与计算机
连接，并确认连接成功。
2. 设计逻辑电路
在FPGA实训中，我首先根据实际需求设计了一组逻辑电路。通
过使用VHDL语言，我实现了数字信号的采样和滤波功能。为了验证
设计的正确性，我使用仿真工具进行了逻辑电路的模拟。
FPGA实验报告
FPGA实验报告
一、实验目的
本次实验的主要目的是了解和掌握FPGA的基本原理、主要特点和应用领域，以及学习使用HDL语言进行FPGA设计和开发。
二、实验器材和软件
1.实验器材：FPGA开发板、计算机；
2. 实验软件：Xilinx Vivado。
三、实验内容
1.FPGA基础知识学习
首先，我们学习了FPGA的基本原理和主要特点。FPGA（Field Programmable Gate Arrays）即现场可编程门阵列，是一种可在现场进行编程和重新配置的集成电路。与常规的固定功能集成电路相比，FPGA具有灵活性和可重构性的优势，因此在各种应用领域得到广泛应用。
2.VHDL语言学习
在了解了FPGA基础知识后，我们开始学习使用HDL语言进行FPGA设计和开发。HDL（Hardware Description Language）即硬件描述语言，是一种用于描述数字电路结构和行为的语言。在本次实验中，我们主要学习了VHDL（VHSIC Hardware Description Language）语言的基础语法和常用结构，如组合逻辑和时序逻辑。
3.FPGA设计实验
基于学习的FPGA和VHDL知识，我们进行了一系列的FPGA设计实验。首先，我们设计了一个组合逻辑电路，实现了一个两输入AND门的功能。
然后，我们设计了一个时序逻辑电路，实现了一个简单的计数器，能够在
每个时钟上升沿时进行计数。
四、实验结果与分析
通过实验，我们成功地实现了一个两输入AND门和一个计数器电路。
经过仿真和综合，我们验证了设计的正确性和可行性。
fpga实训报告
fpga实训报告
一、实训背景
本次FPGA实训是为了让学生们更好地了解FPGA的基本原理和应用，提高学生们的实践能力和创新能力。本次实训主要包括FPGA的基础
知识、Verilog语言的编写、FPGA的设计流程以及数字电路设计等内容。
二、实训内容
1. FPGA基础知识
在FPGA基础知识方面，我们学习了FPGA的基本概念、工作原理以
及常用的开发工具。通过这部分内容的学习，我们了解到FPGA是一
种可编程逻辑器件，它可以根据用户需要进行自定义逻辑电路设计，
并且可以通过编程方式进行配置。
2. Verilog语言编写
在Verilog语言编写方面，我们首先学习了Verilog语言的基本语法
和数据类型，并且通过实例来加深对Verilog语言的理解。在此基础
上，我们还学习了如何使用Verilog语言来描述数字电路，并且通过
仿真验证了所编写代码的正确性。
3. FPGA设计流程
在FPGA设计流程方面，我们首先学习了数字电路设计中常用的时序
图和状态图，并且掌握了如何使用这些图形工具来描述数字电路。接着，我们学习了如何使用FPGA开发工具进行电路设计、仿真和下载。通过这部分内容的学习，我们掌握了FPGA设计的基本流程和常用工具。
4. 数字电路设计
在数字电路设计方面，我们学习了常用的数字电路设计技术，如组合
逻辑电路和时序逻辑电路，并且通过实例来加深对这些技术的理解。
在此基础上，我们还学习了如何使用FPGA开发工具进行数字电路设计，并且通过仿真验证了所设计电路的正确性。
三、实训成果
通过本次FPGA实训，我掌握了FPGA的基础知识、Verilog语言编写、FPGA设计流程以及数字电路设计等方面的知识。同时，我还学会了如何使用FPGA开发工具进行电路设计、仿真和下载。在实践中，
fpga实训报告
fpga实训报告
1、实训背景
本次FPGA实训旨在提升学员对于FPGA（Field-Programmable Gate Array）的了解和应用能力。通过实际操作，加深对FPGA结构、原理
和编程的理解，提高在数字电路设计和嵌入式系统开发中的实践能力。
2、实训目标
2.1 掌握FPGA的基本原理和工作原理；
2.2 熟悉FPGA的开发环境和常用开发工具；
2.3 学会使用硬件描述语言（HDL）进行FPGA的设计和编程；
2.4 利用FPGA实现数字电路设计和嵌入式系统开发。
3、实训过程与方法
本次FPGA实训采用了以下步骤和方法：
3.1 理论学习：通过课堂讲解和学习资料，学习FPGA的基本概念、原理和应用领域；
3.2 实验操作：通过实验指导书，按照实验流程进行FPGA开发环
境的搭建、FPGA设计和编程的实际操作；
3.3 问题解决：在实验过程中遇到问题时，通过查阅资料、请教老
师和同学等方式解决，保证实验的顺利进行；
3.4 实验总结：每个实验结束后，撰写实验总结报告，总结所学到的知识和经验。
4、实训内容
4.1 FPGA基础知识学习：包括FPGA的定义、特点、结构和工作原理等内容；
4.2 FPGA开发环境搭建：包括安装开发软件、连接开发板和计算机等操作；
4.3 硬件描述语言（HDL）的学习和应用：包括Verilog和VHDL的基本语法、模块化设计和状态机的实现等；
4.4 FPGA设计和编程实验：包括数电实验、数字系统设计和嵌入式系统开发等；
4.5 实验总结和报告撰写：对每个实验进行总结，包括实验目的、步骤、结果和心得体会等。
fpga数字钟实验总结
fpga数字钟实验总结
FPGA数字钟实验总结：
本次FPGA数字钟实验旨在设计并实现一个基于FPGA的数字时钟。通过该实验，我掌握了以下几个方面的知识和技能。
首先，我学会了使用FPGA开发工具进行电路设计和编程。我使用了一种特定的硬件描述语言（HDL），如Verilog或VHDL，来描述时钟电路的功能和行为。通过学习和实践，我能够熟练地使用FPGA开发工具创建和编辑代码。
其次，我了解了数字时钟的基本原理和组成部分。数字时钟通常由时钟芯片、计数器、显示器和控制电路组成。我学会了如何使用FPGA来实现这些功能，并通过编程控制时钟的显示方式和计时功能。
在实验过程中，我还学会了时序设计和逻辑电路的基本概念。由于时钟电路需要精确的时序控制，我学会了如何设计和优化时钟电路的时序路径，以确保电路的正常运行和准确计时。
此外，我还学会了如何使用开发板上的按钮和开关等外部输入
设备来控制时钟的设置和调整功能。通过编程，我能够实现时钟的
时间调整、闹钟设置等功能，并通过显示器将相应的信息展示出来。
最后，在实验过程中，我也遇到了一些挑战和问题。例如，时
钟的精确性和稳定性是一个重要的考虑因素，我需要注意时钟信号
的抖动和噪声问题。此外，时钟的显示方式和格式也需要根据实际
需求进行设计和调整。
通过本次FPGA数字钟实验，我不仅巩固了对数字电路和FPGA
开发的理论知识，还提高了实际操作和问题解决能力。这个实验为
我今后在数字电路设计和嵌入式系统开发方面的学习和工作奠定了
坚实的基础。
FPGA实习报告
实习报告
1
三、过程
（1）理解RS触发器设计的原理
基本rs触发器可由两个与非门G1、G2的输入、输出端交叉连接而构成，它有两个输入端R、S和两个输出端Q、Q非。
它的输入输出具有以下关系：当R端无效(1)，S端有效时(0)，则Q=1,Q 非=0,触发器置1；当R端有效(0)、S端无效时(1)，则Q=0,Q非=1,触发器置0；当R、S端均无效时，触发器状态保持不变；当R、S端均有效时，触发器状态不确定。
（2）建立新的工程项目
打开Quartus II软件，进入集成开发环境，点击File→New projectwizard建立一个工程项目，输入工作目录和项目名称，如下图一所示。
图一项目的建立
建立文本编辑文件：在软件主窗口单击file菜单后，单击new选项，选择VHDL选项，单击OK，进行文本编辑输入源程序rschq.vhd，代码如下所示。
2
3
编译工程项目：在Quartus II主页面下，选择Processing—Start Compilation 或点击工具栏上的按钮启动编译，直到出现“Full Compilation Report”对话框，点击OK即可。
（3）对编辑的文本文件进行波形仿真
在软件主窗口单击file菜单后，单击new选项，选择Vector Waveform File 选项，单击OK。在出现的波形仿真窗口中，按鼠标右键，在弹出菜单中选择Insert Node or Bus，出现如下图二所示的窗口。
图二节点加入工具框
在图二窗口中选择Node Finder，将打开Node Finder 对话框，如下图三所示。在Filter 中选择Pins：all，点击List 按钮，在出现的图中左栏中选择需要进行仿真的端口通过中间的按钮加入到右栏中，点击OK，端口加入到波形文件中。选择一段波形，通过左边的设置工具条，给出需要的值，设置完成激励波形，并进行保存。
FPGA学习心得大报告
FPGA学习心得大报告
FPGA是一种现场可编程门阵列，可以实现硬件级别的并行计算，在数字信号处理、加密解密、嵌入式系统等领域有较为广泛的应用。FPGA的学习难度较高，需要掌握一定的硬件电路设计和编程知识。以下是我的一些心得体验：
一、选择合适的开发板
FPGA开发板是FPGA学习的重要工具，选择适合自己的开发板可以提高学习效率。一
般来说，初学者可以选择一些功能较为简单、价格适中的开发板，比如ALTERA的DE2-115，该板子提供了比较完整的FPGA学习环境，同时还带有很多通用的接口，可以连接其它设备进行扩展。此外，开发板的文档和样例代码也十分重要，可以帮助学习者更快地掌握FPGA 编程。
二、学习基础电路知识
FPGA的编程离不开对基础电路知识的掌握，如数字逻辑、计算机组成原理等。学习者需要了解基本的门电路、时序电路等概念，了解电路元器件的作用和特点，并掌握数字电
路设计中的原理和方法。这些知识将为后面FPGA的学习打下坚实的基础。
三、掌握Verilog或VHDL语言
Verilog和VHDL是FPGA编程中比较常用的两种硬件描述语言。学习者需要熟悉Verilog或VHDL语言的基本语法，理解其在FPGA电路设计中的应用。对于初学者来说，可以通过自学或参加专业机构的课程来掌握。
四、进行实验练习
对于FPGA学习者来说，实验练习是一种非常有效的学习方法。学习者可以结合开发板的样例代码进行实验，逐步加深理解。从最简单的闪灯实验开始，逐渐掌握FPGA电路设计和编程的过程，最终完成一些比较实用的应用。
fpga实训报告
fpga实训报告
引言：
FPGA（Field Programmable Gate Array）是一种可编程逻辑设备，它能够通过灵活地重新编程来定制电路功能。在现代电子工程领域，FPGA已经成为一种非常重要的技术工具。本文将对FPGA实训进行报告，介绍FPGA的基本概念、实训过程以及所获得的实践经验。
第一部分：FPGA的基本概念
1.1 FPGA的原理和结构
FPGA是由大量可编程逻辑单元组成的芯片。这些逻辑单元可以按照需求进行重新编程，从而实现不同的功能。FPGA还包含了输入输出通道和时钟控制单元，以便与其他器件进行通信。
1.2 FPGA的应用领域
FPGA在许多领域都有广泛应用，包括通信、嵌入式系统、图像处理等。由于其可编程性和灵活性，FPGA能够适应各种应用场景，提供定制化的解决方案。
第二部分：实训过程
2.1 实训目标和设计要求
在FPGA实训中，我们的目标是设计一个简单的数字电路，并通过FPGA实现其功能。设计要求包括电路的输入输出规格、时钟频率等。
2.2 设计流程和工具选择
在实训过程中，我们采用了一种常用的设计流程，包括需求分析、电路设计、仿真验证和FPGA实现。为了完成这些任务，我们选择了一款功能强大的FPGA开发工具。
2.3 电路设计和仿真验证
在电路设计阶段，我们使用HDL语言描述了所需的逻辑功能，并进行了仿真验证。通过仿真，我们可以检查设计的正确性，避免在实际实施时出现问题。
2.4 FPGA实现和调试
一旦电路设计和仿真验证完成，我们就可以将其加载到FPGA芯片中。在这个过程中，我们需要进行一些调试和优化，以确保电路能够正常工作。
FPGA实验报告
电气技术实践
可编程逻辑器件FPGA应用开发
实验报告
2016年12月
目录
一、实验目的
二、实验要求
三、实验内容
四、实验代码及实验结果
（1）4位二进制加法计数器
（2）半加器
（3）LED静态显示
（4）38译码器
（5）点阵扫描显示
（6）步进电机状态机
五、实验感想
六、学习并使用FPGA的心得与体会
七、电气技术实践总结
一、实验目的
1、熟悉使用可编程逻辑器件(Altera公司FPGA Cyclone系列EP1C6Q)。
2、熟悉使用硬件描述语言VHDL。
3、掌握FPGA集成环境(Altera公司FPGA QuartusII 开发流程。
4、熟悉使用核心目标系统板与接口电路等工作原理及其功能模块绑定信息。
5、熟悉并掌握下载线方式和下载文件的选择。
二、实验要求
1、学习并掌握文本、图形等输入和时序、功能仿真方法。
2、学习并熟悉门电路、组合电路、时序电路等单一模块功能。
3、学习并设计各种不同状态机逻辑功能。
4、学习并设计由单一模块→较多功能模块集成→系统集成方法。
5、学习并选择多种模式显示(发光二极管显示、米字型数码管显示、七段数码管→动
态扫描或静态扫描显示、LED点阵显示各种字符和图形或静止或移动等方式、LCD液晶显示各种字符和图形或静止或移动等方式)。
6、根据自已的兴趣和愿望，可从以下给定的实验目录中选取或自已设定功能题目。
7、实验数目没有要求，关键是看质量，是否是自已编写、调试、实现。
三、实验内容
1、按指导书集成开发环境章节操作实现文本编程实例1和图形编程实例2全过程。
2、任选门电路、组合电路、时序电路实验各完成一个其逻辑功能，其实现方案自已规
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京联合大学
电子技术课程设计报告
课程名称：出租车计价器
学院：专业：
班级：学号：
姓名：成绩：
2010年12月30日
前言
电子设计自动化（Electronics Design Automation—EDA）技术是现代电子工程领域的一门新技术。它提供了基于计算机和信息技术的电路系统设计方法。
EDA技术就是依赖功能强大的计算机，对用电路描述语言描述的设计文件，自动地完成编译、化简、分割、综合、布线、优化、仿真等，直至实现既定的电子电路系统的功能。
EDA技术打破了软件设计和硬件设计间的壁垒，是一门综合性学科，一种新的技能技术。它将设计效率和产品性能合二为一，代表了电子设计技术和电子应用技术的发展方向。
EDA技术是指以计算机为工作平台，融合应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动化设计。
随着计算机的普及，EDA软件已广泛地应用于电子电路的分析与设计中，它改变了以定量估算和电路实验为基础的传统设计方法，代表了当今电子设计技术的最新发展方向，成为现代电子线路设计的必不可少的工具与手段。
EDA（Electronic Design Automation）技术是指以计算机为工作平台，融合应用电子技术，计算机技术，信息处理及智能化技术，进行电子产品自动化设计的一门新技术。
EDA技术作为现代电子设计技术的核心，依赖于功能强大的计算机，在EDA 工具软件平台上，对硬件描述语言微逻辑描述手段完成的设计文件，自动地完成逻辑编译，逻辑化简，逻辑分割，逻辑宗和，布局布线，以及逻辑优化和仿真测试，直至实现既定的电子电路的功能。
在硬件方面，EDA技术融饿了大规模集成电路制造技术，集成电路板图设计技术，可编程器件编程技术，自动测试技术等；在计算机辅助工程方面融合了计算机辅助设计CAD,计算机辅助制造CAM，计算机辅助分析CAA，计算机辅助测试CAT，计算机辅助工程CAE技术以及多种计算机语言的设计概念；在现代电子学方面融入了诸如计算机设计技术，电子线路设计理论，数字信号处理技术，数字系统建模和优化技术以积极与微波技术的长线技术理论等。因此，EDA技术为现代电子理论和设计的表达以实现提供了可能。
当前，利用EDA技术惊醒电子电路设计的主要方法，是基于可编程器建完成专用集成电路ASIC的实现。ASIC作为最终的物理平台，是集中容纳用户通过EDA 技术将电子应用系统的既定功能，技术指标和个性创意具体实现的硬件实体。
在传统的电路设计中，分立元件，中小规模集成电路的功能，参数，规格是相对固定的，人们把大量的时间和精力花在元器件的选配和电路结构的可行性分析上，采用的设计方法只能是自底向上的，即整体电路是由底层器件，电路一层层及联起来的。在这个设计过程中的任何一时刻，若发生底层目标器件的缺损，总体或局部参数的变更，甚至由于市场竞争热而临时提出降低系统成本，提高运行速度等不可预测的外部因素，都间可能使前期的工作前功尽弃，设计工作由得从新由底层做起。可见，自底而上是一种低效，低可靠性高成本的设计方法。
在EDA技术应用中广泛采用自顶向下的设计方法设计电路工程项目的设计流程包括：用自然语言描述功能特性和技术指标，用硬件描述语言建立系统描述→行为描述→结构描述→逻辑描述，用计算机开发软件进行功能仿真→时序仿真→硬件测试。设计者在整个设计过程中可根据需要，随心所欲的改变器件内部结构乃至期间外部引脚功能，可以将系统电路分解为各个模块，也可以将多个模块
集合在一起，而不必顾及各个器件的技术细节。正是采用了基于可编程器件的，利用计算机完成的自顶向下的设计方法，大大减少了功能芯片的数量，减轻了设计电路板图的工作量，缩小了整体电路的体积，提高了系统的可靠性，加快了验发的速度，降低了产品设计的成本。
可以说EDA技术打破了软件设计和硬件设计间的壁垒，是一门综合性学科，一种多方位技能技术。他将设计效率和产品性能合二为一，代表了电子设计技术和电子应用技术的发展方向。
VHDL的全名是Very High Speed Integrated Circuit Hardware Description Language，于83年由美国国防部发起创建，由IEEE（The Institute of Electrical and Electronics Engineers 电气与电子工程师学会）进一步发展，在87年作为“IEEE标准1076”发布，93年被升级为“IEEE1164”。
硬件描述语言是EDA技术的重要组成部分，VHDL作为电子设计的主流硬件描述语言，被多个EDA公司所引用。
VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，具有良好的移植性和适应性，从而大大简化了硬件设计任务，提高了电子系统设计的效率和可靠性。
用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。
此次课程设计我们组的项目是“出租车计价器”。我们小组通过老师一个星期的知识讲解并自学了《FPGA设计基础》，应用Quartus Ⅱ软件进行了设计和编辑。
目录
1.课程设计任务书 (4)
1.1基本要求 (4)
1.2提高要求..................................... . (4)
2.系统电路功能描述、粗框图及方案论证说明 (5)
2.1系统电路功能 (5)
2.2系统电路粗框图 (5)
3.系统电路设计陈述 (5)
3.1系统电路总框图及工作原理。 (5)
3.2控制模块的逻辑功能描述，端口功能描述，控制流程图及控制流程说明，仿真波形分析结果及说明 (5)
3.3下载结果，试验测试报告，数据处理和分析 (13)
4．课程设计工作进程 (15)
4.1设计小组的分工及工作安排 (15)
4.2工作日程记录表 (15)
5．本人承担的任务及执行情况 (16)
6．收获和体会 (16)
7．附录 (17)
7.1参考文献 (17)