Chap02 8086系列微机的体系结构

BIU中地址加法器将来自于段寄存器的16位地址段首地址左移4位后与来自 于IP寄存器或EU提供的16位偏移地址相加（通常将“段首地址：偏移地址” 称为逻辑地址），形成一个20位的实际地址（又称为物理地址），以对 1MB的存储空间进行寻址。 具体讲：当CPU执行指令时，BIU根据指令的寻址方式通过地址加法器形 成指令在存储器中的物理地址，然后访问该物理地址所对应的存储单元， 从中取出指令代码送到指令队列缓冲器中等待执行。指令队列一共6个字节 （8088的指令队列为4个字节），一旦指令队列中空出2个（8086中）或 一个（8088中）字节，BIU将自动进入读指令操作以填满指令队列；遇到 转移类指令时，BIU将指令队列中的已有指令作废，重新从新的目标地址 中取指令送到指令队列中；当EU需要读写数据时，BIU将根据EU送来的操 作数地址形成操作数的物理地址，从中读取操作数或者将指令的执行结果 传送到该物理地址所指定的内存单元或外设端口中。
８０８６ＣＰＵ工作顺序是：取指令，执行指令同时进行。并行工作。
2-1-1 8086CPU的编程结构
8086编程结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址加法器
∑
通用寄存器 CS DS SS ES IP 内部暂存器
20位
16位
输入/输出 控制电路 外 部 总 线

③．TF：Trap Flag， 追踪标志，


2-2 8086CPU的引脚及其功能
20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
8086CPU
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
返 回
3.BHE/S7:Bus High Enable/Status

高8位数据总线允许／状态复用信号，输出， 三态。



在 总 线 周 期 的 第 一 时 钟 周 期 ， 8086 在 BHE ／ S7 ： 引 脚 输 出 低 电 平 （BHE=0）有效信号，表示高8位数据总线AD8——AD15上的数据有效； 若BHE=1，表示当前仅在数据总线AD0——AD7上传送8位数据。 BHE和AD0信号相配合，指出当前传送的数据在总线上将以何种格式出现， 应在存储体的哪个库的存储单元进行字节/字的读/写操作， BHE 信号引脚也可以作为对I/O电路或中断响应时的片选条件信号。 在总线的T2、T3、TW和T4时钟周期BHE／S7引脚此时输出状态信息，在 “保持响应“周期被置成高阻状态。（在8086芯片中，S7未赋予实际意 义）。
①．DF：Direction Flag，方向标志，用来控制数据串操作指令的步进方 向，可用指令预置。

DF=1，数据串指令将以递减的顺序对数据串中的数据进行处理； DF=0，数据串指令将以递加的顺序对数据串中的数据进行处理。

②．IF： Interrupt Enable Flag， 中断允许标志

S4 0 0 1 1
S3 0 1 0 1
当前使用的段寄存器 ES SS CS，或不需要使用段寄存器（I/O，INT） DS

②．S5状态指示当前中断允许标志IF的状态：


如IF=1，表明当前允许可屏蔽中断请求，即，开中断； 如IF=0，表明禁止可屏蔽中断， 即，关中断。

③．S6状态为低电平时，表示8086当前正与总线相连，所以在T2、T3、TW 和T4时钟周期S6总保持低电平。

2． 8086微机系统存储器结构：


3． 4． 5． 6．
8086微机系统I/O结构 8086最小/最大模式系统总线的形成 8086CPU时序 最小模式系统中8086CPU的读/写总线周期
学习要求
学习目标 : 1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分 段与物理地址形成、最小/最大模式的概念和系统组建、系 统总线形成； 2．理解存储器读/写时序； 3．了解微处理器的发展。 难点： 1．引脚功能，最小/最大模式系统形成； 2．存储器读/写时序。
第二章 8086系统结构

2-1 8086CPU结构 2-2 8086存储器组织 2-3 堆栈的概念 2-4 8086系统配置 2-5 8086CPU基本时序
内容提要：

1． 8086微处理器结构：


CPU内部结构：总线接口部件BIU，执行部件EU； CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存 器； CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制 信号引脚。 存储器地址空间与数据存储格式； 存储器组成； 存储器分段。

FLAG寄存器
PWS中标志位的符号表示
标志名
OF 溢出（是/否） DF 方向（减/增量） IF 中断（允许/关闭） SF 符号（负/正） ZF 零（是/否） AF 辅助进位（是/否） PF 奇偶（偶/奇） CF 进位（是/否）
标志为1 标志为0
OV DN EI NG ZR AC PE CY NV UP DI PL NZ NA PO NC
1、状态标志寄存器
15
14 13 12
11
10987 Nhomakorabea6
5
4
3
2
1
0
OF DF IF TF
溢 出 标 志

SF ZF
符 号 标 志 零 标 志
AF
辅 助 进 位
PF
较 验
CF
进 位
方 向 标 志
中 断 标 志
跟 踪 标 志




①．CF：Carry Flags，表示指令执行后的结果在最高位上产生一个进位或借位信号， 主要用于多字节数的加、减法运算等。CF=1 ，加法时，最高位（D7 或D15 ）产生进位 或减法时最高位产生借位；CF=0，无进位 或 无借位。 ②．PF： Parity Flag， 表示运算结果中1的个数的奇偶。PF=1，运算结果中1的个 数为偶数；PF=0，运算结果中1的个数为奇数。 ③．AF： Auxiliary Carry Flags， 表示本次运算结果低4位向高4位进位或借位情况， 一般用于BCD码运算中判断是否需要十进制调整。AF=1，加法时，D3位有进位，减法 时，D3位有借位；AF= 0，加法时，D3位无进位，减法时，D3位无借位。 ④．ZF： Zero Flag， 表示本次序运算结果为0或非0情况。ZF=1，运算结果为0； ZF=0， 运算结果为非0。 ⑤．SF： Sign Flag， 表示结果的正、负。SF=1，运算结果为负；SF=0，为正。 ⑥．OF： Overflow Flag， 加法或减法运算中，结果是否超出8位或16位有符号数 表示的数值范围（-128——+127， or –32768——+32767），超出则溢出，否则，则 无溢出。OF=1，运算结果有溢出；OF=0，运算结果无溢出。
2-1 8086CPU 结构
2-1-1 8086CPU的编程结

编程结构即是从程序员和使用角度来看的结构。 编程结构从功能上分为两部分：总线接口部分，执行部分。 两部分各自执行自己的功能并行工作，这种工作方式与传统的 计算机在执行指令时的串行工作相比极大的提高了工作效率。 计算机执行程序时，CPU的工作顺序是： 取指令 执行指令 再取指令 再执行指令．．．
偏移地址
IP SP 有效地址EA 有效地址EA SI DI
三、控制寄存器
1．指令指针寄存器IP——Instruction Pointer，保存下一条要执行的指令的 偏移地址，用户程序中不能使用该寄存器， DEBUG中的命令改变其值。 2．标志寄存器FLAG——8086 CPU设立了一个2字节的标志寄存器，共有9个标 志，其中6个是反映前一次涉及ALU执行结果的状态标志，3个是控制CPU操作特 征的控制标志。状态标志位反映了EU执行算术或逻辑运算以后的结果，控制标志 用来控制CPU的操作。


IF=1，则8086允许接受外部可屏蔽中断发来的中断请求，称CPU开中断。 IF=0，则8086不能接受外部可屏蔽中断发来的中断请求，称CPU关中断。
TF=1， CPU处于单步执行指令工作方式，每执行完一条指令就自动地产生一个 内部中断，处理器转去执行一个中断程序。 可以借助于中断程序来检查每一条 指令执行的情况。 TF=0， 8086 CPU将执行正常程序。
组成：由算术逻辑运算单元ALU、标志寄存器FR、通用寄存器组和EU控制器等。
EU控制器：负责从BIU的指令队列缓冲器中取指令、分析指令（即对指令译 码），然后根据译码结果向EU内部各部件发出控制命令以完成指令的功能。
二. 总线接口部件BIU
组成：主要有地址加法器、专用寄存器组、指令队列缓冲器及总线控制电路等 功能：负责完成CPU与存储器或I/O设备之间的数据传送。
返 回
2. A16/S3~A19/S6:Address/Status

（35——38脚）地址/状态复用引脚，输出，三态。


在总线周期的第一个时钟周期，用来输出20位地址信息的最高4位（A16— A19），在总线周期的其它时钟周期，则用来输出状态信息（S3——S6） ①．S4、S3状态组合指出当前正在使用的是哪个段寄
ALU
标志寄存器
执行部分 控制电路
12 3 4 5 6
8位
指令队列缓冲器
执行部件 （EU)
总线接口部件 （BIU)
一.指令执行部件
功能：主要是执行命令。一般情况下指令顺序执行，EU可不断地从BIU指令队 列缓冲器中取得执行的指令，连续执行指令，而省去了访问存储器取指令 所需的时间。如果指令执行过程中需要访问存储器存取数据时，只需将要 访问的地址送给BIU，等待操作数到来后再继续执行。遇到转移类指令时则 将指令队列中的后续指令作废，等待BIU重新从存储器中取出新的指令代码 进入指令队列缓冲器后，EU才能继续执行指令。这种情况下，EU和BIU的 并行操作回受到一定的影响，但只要转移类指令出现的频率不是很高，两 者的并行操作仍然能取得较好的效果。 算术逻辑运算部件ALU：可完成16位或8位二进制数的运算，运算结果一方面通 过内部总线送到通用寄存器组或BIU的内部寄存器中以等待写到存储器；另 一方面影响状态标志寄存器FR的状态标志位。16位暂存器用于暂时存放参 加运算的操作数。