SDH - SONET网络同步分层结构的时钟标准及测试

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

SDH - SONET网络同步分层结构的时钟标准及测试
SDH/SONET网络同步分层结构的时钟标准及测试
作者:admin 日期:2021-12-19
字体大小: 小中大
本文介绍了网络同步基础知识和相应的
时钟标准,还论述了时钟卡 DPLL和线路卡 DPLL-APLL 组合模块成功遵循新电信产品所要求的时钟标准的重要性,并论述了最通用的符合性测试以及检验特定测试是否成功的方法。

为了防止数据传输丢失,需要对一条电信网络上的所有时钟进行同步,以确保发送和接收节点以同样的速率对数据进行采样。

网络同步以时钟分层结构为基础(图1),顶层时钟精度最高。

图1:
SDH/SONET
网络同步分层结构。

分层结构的顶层是主参考时钟(PRC)或主参考源(PRS),时钟精度为 10的-11。

相对于理想时钟,该精度时钟每10的11次方个脉冲会多一个或少一个脉冲。

PRC/PRS 可通过一个铯(原子)时钟或铯时钟控制的无线电信号来产生,如全球定位系统(GPS)、全球轨道导航卫星系统(GLONASS)和远程导航系统版本C(LORAN-C)。

分层结构中的下一层为同步供给单元(SSU)或楼宇综合定时供给(BITS)。

SSU/BITS 具有保持性能,当它失去与PRC/PRS 的同步后,可以产生一个短时间内精度高于其固有自由振荡精度的时钟。

SSU/BITS 通常采用由铷时钟驱动的数字锁相环(DPLL)来实现。

第三层是SDH设备时钟(SEC)或 SONET最小时钟(SMC)。

SEC/SMC 也具有保持性能,但其保持和自由振荡精度性能低于对SSU/BITS的要求。

SEC/SMC通常采用由恒温晶体振荡器(OCXO)或温度控制晶体振荡器(TCXO)驱动的DPLL来实现。

分层结构中的第二层及以下各层,只要其到 PRC/PRS 的路径不中断,就可以拥有与PRC/PRS相同的时钟精度。

出于可靠性原因,希望所有全球性电信网络全部同步到一个单一的PRC/PRS是不现实的。

实际网络采用一种包含许多独立运行的PRC/PRS的平行时钟分布结构。

每个电信提供商一般都有自己的 PRC/PRS,这意味着全球性电信网络是由一些同步孤岛通过一些准同步链路链接而成的。

PRC/PRS和SSU/BITS通常实现为只具有时钟功能(无数据传输)的独立产品,而
SEC/SMC一般都作为网络产品的一部分被实现,如插分多路复用器等。

图2:MTIE 计算示例。

时钟标准
任何具有PDH或SDH/SONET接口的电信产品都必须符合相应的时钟标准。

标准不是一种要克服的障碍,而是可以提高网络可靠性和不同厂商之间互操作性的一系列规范。

有两个主要标准实体,负责制定网络时钟要求。

它们就是面向北美地区的Telcordia 和面向世界其他地区的ITU。

Telcordia 要求通过GR-XXX-CORE 规范来规定,而ITU则通过ITU-T G.XXX 系列文档覆盖网络时钟部分。

图1说明了与时钟分层结构的不同层次相应的ITU和 Telcordia标准。

通信系统中的损伤
抖动和漂移被定义为数字信号在时间上偏离其理想位置的短期变动和长期变动。

本质上,抖动和漂移是通常用来描述数字信号相位噪声的术语。

完全定义相位噪声的两个参数是幅度和频率。

频率低于10Hz的相位噪声称为漂移,而频率等于或高于10Hz的相位噪声称为抖动。

如果对于一个具有相位噪声的时钟,使用以相同频率但没有相位噪声的时钟触发的示波器来对其进行观察,我们将会看到,时钟的上升沿和下降沿模糊不清(时间上定义不清晰)。

如果时钟具有低频相位噪声(漂移),我们会看到上升沿和下降沿实际上正在以等于漂移频率的速率前后移动。

这种移动的范围定义为抖动/漂移的幅度。

网络通信中的抖动幅度以单位时间间隔(UI)来表示,其中UI等于时钟周期。

电信网络中的相位噪声图在时域中通常表现为任意形状。

因此,其频谱不是离散的,尽管它可能会含有一些离散分量。

图3:典型电信系统中的时钟。

在一个电信网络中,存在着大量的抖动和漂移源:
* SDH/SONET 网络中的指针调整,它允许虚容器 (VC)/虚支路(VT)在一个 STM-N/OC-N 帧之内前后移动。

指针调整用于补偿 VC/VT和STM-N/OC-N 的时钟之间的相位变化。

指针调整按一个字节的步幅进行,因而会产生较大幅度的相位噪声。

* 位调整(Bit justification),用于当 PDH 信号映射到 VC/VT 时对PDH和STM-
N/OC-N信号之间的分数频率差异进行补偿。

因位调整引起的相位噪声的频率与PDH和
STM-N/OC-N信号之间的分数频率差异成正比。

* PDH网络中的位填充(Bit stuffing),用于对低层信号进行异步多路复接,形成一
路高层 PDH 信号。

例如,位填充被用于将四路异步E1信号复接成一路E2信号。

* 传输介质(光纤、铜)传播延迟变化,由温度变化引起,也称为日漂移(diurnal wander)。

由于环境温度变化很慢,这种类型的漂移一般频率很低。

* 同步元件(DPLL)中的固有漂移。

网络通信中使用的 DPLL 通常具有很窄的环路带宽,以便更有效地从输入参考信号中滤除抖动和漂移。

虽然窄环带宽对于从参考信号中滤除相
位噪声十分有效,但它无法滤除用作 DPLL 主时钟的晶体振荡器产生的本地相位噪声。

DPLL
图4:时钟品质鉴定测试装置。

对于从其主晶体振荡器产生的相位噪声来说就像一个
高通滤波器。

例如,
如果环路带宽为0.1Hz,则高于0.1Hz的晶体振荡器相位噪声将会无衰减地通过。

时钟标准以滤波后抖动的最大幅度(以UI为单位的峰-峰值)来规定抖动要求,而漂移
则是以最大时间间隔误差(MTIE)和时间偏差(TDEV)来规定的。

时间间隔误差(TIE)显示了被测时钟的边沿相对于理想时钟的边沿在时间上偏离的程度。

并不是对时钟的每个连续边沿都进行测量,而是通常间隔 30 ms,以降低采集的数据
量(一般需持续 27 小时),同时高速变化(抖动)也不是此处所考虑的。

TIE 通常以[ns]表示,但也可以使用[us]和UI为单位来表示。

MTIE是通过对TIE数据进行计算,寻找一
个滑动窗口内TIE的最大(峰-峰)变化而得到的,如图2所示。

首先,我们从宽度等于
两个TIE样本间时间(?0) 的最小窗口开始,使其滑过TIE测量期间并找到 MTIE(?0)。

接着,增大滑动窗口的尺寸并找到新窗口的 MTIE(2*?0)。

重复这一过程,直到滑动窗口
的尺寸等于测量期间 (N*?0)。

此过程可使用以下公式来表示。

n = 1, 2, ..., N
MTIE特别适合用于估计帧调节器中使用的环形缓冲区的最小尺寸,用于补偿将数据写入环形缓冲区的线路时钟(提取时钟)与由时钟卡 DPLL 和线路卡 DPLL/APLL 产生的、用
于从缓冲区中读取数据的本地时钟之间的相位误差。

尽管 MTIE 对于表征最大相位误差非常有用,但它不含关于漂移频谱的任何信息。


移的频谱,连同造成漂移的噪声过程类型一起,可通过TDEV获得。

可通过TDEV检测和量
化的噪声有:白相位噪声、闪烁相位噪声、白频率噪声、闪烁频率噪声以及随机漫步频率
噪声。

TDEV以统计的方式通过积分时间展示了时钟相位偏离理想时钟的程度。

由于频率是时间的倒数,因此较小的积分时间表示存在较高的漂移频率分量,而较大的积分时间则表示
存在较低的频率分量。

可以看到,TDEV 等效于通过一个中心频率为 0.42/?的带通滤波
器测得的均方根相位噪声功率,其中?为 TDEV积分时间。

TDEV是通过从 TIE 样本取得二阶差分而计算得到的,其计算如下:
其中n = 1, 2,..., 积分元件 (N/3)
TDEV对系统性误差不敏感,如被测时钟与测试仪使用的“理想”时钟之间的固定频率偏移等。

相位瞬态
出于冗余的目的,任何网络节点都必须接收至少两个同步参考时钟。

相位瞬态是指相
位相对于其理想位置的突然移动:当网络节点的同步参考时钟突然中断时,就会发生这种
情况。

图5:典型漂移产生 MTIE 和 TDEV 测试结果。

相位瞬态可以是短期的,也可以是长期的。

如果还有另外一个源于同一PRC/PRS的
(冗余)同步参考时钟可用,一旦节点切换并锁定到该参考时钟,相位移动就会立即停止。

这种相位瞬态称为短期相位瞬态。

长期相位瞬态发生在没有冗余同步参考时钟可用的时候。

在这种情况下,网络节点时钟将转入保持模式,相位误差以正比于保持精度的速率继
续增大。

保持模式将在“时钟卡”部分进行说明。

最大允许相位瞬态采用 MTIE 和最大相
位斜率来规定。

典型电信系统
电信系统必须在所有网络条件下提供高度可靠的操作。

为此,应对系统内最关键的组
件进行冗余备份,包括时钟。

典型系统的时钟包含两个时钟卡,它们通过一个公共后接线板向多个线路卡馈送时钟,如图 3 所示。

所有线路卡均同步于来自活动时钟卡的时钟。

如果活动时钟卡时钟失败(例如,卡未插入),线路卡将同步到来自冗余时钟卡的时钟。

从一个时钟卡切换到另一个时
钟卡不得在系统中引起任何中断或失败。

时钟卡冗余的实现细节请参阅参考文献 [1]。

时钟卡
使用两个时钟卡可以防止一个卡失败时造成内部故障。

正如图 3 所示,为了防止外部时钟参考失败,时钟卡设计成能够同步到多个参考时钟。

一个时钟卡从多个源接收参考时钟,选择一个,使用一个DPLL对其进行相位噪声滤波,然后通过后接线板将其分配到线路卡上。

DPLL是时钟卡中最重要的元件。

时钟卡DPLL参考时钟可来自外部的一个
感谢您的阅读,祝您生活愉快。

相关文档
最新文档