VHDL8位减法器的设计共17页

• 5.2全减器源程序如下：
• 5.3减法器源程序如下：
• 5.4仿真波形
• 谢谢大家
56、书不仅是生活，而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定，就要勇敢地 走到底 ，决不 回头。 ——左
• 2.2半减器真值表
• 2.3全减器的原理
• 1.全减器是两个二进制的数进行减法运 算时使用的一种运算单元。
• 2.最简单的全减器是采用本位结果和借 位来显示，二进制中是借一当二，所以 可以使用两个输出变量的高低电平变化 来实现减法运算。
• 2.4全减器电路图
• 2.5全减器真值表
• 三、设计方案及设计方法
• 1、用VHDL语言设计一个半减器，并进行编用元件例化语句， 设计一个一位的全减器，并编译仿真；
• 3、在全减器的基础上，利用元件例化语句， 编写8位减法器程序，再进行编译仿真，可以 验证设计。
• 四、设计条件 • 1.计算机 • 2.Quartus Ⅱ
• 五、设计步骤 • 5.1半减器的设计 • 半减器的源程序如下：
VHDL8位减法器的设计
怎样思想，就有怎样的生活
VHDL8位减法器的设计
一、设计要求 二、基本原理 三、设计方案及实现方法 四、设计条件 五、设计步骤 六、结果与分析
• 一、设计要求
• 1.完成8位减法器的设计
• 2.进行波形仿真，并分析仿真波形图， 得出结论
二、基本原理 • 2.1半减器电路图