2021年石家庄职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年石家庄职业技术学院计算机应用技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储
系统，按先ROM后RAM进行编址。

采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。

A.第一片ROM
B.第五片ROM
C.第一片RAM
D.第一片RAM和第二片RAM
2、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x 对应的存储单元地址。

若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次
数至少是（）。

A.0
B.1
C.2
D.34
3、在定点机中执行算术运算时会产生溢出，其根本原因是（）。

A.主存容量不够
B.运算结果无法表示
C.操作数地址过大
D.栈溢出
4、对于相同位数（设为N位，且各包含1位符号位）的二进制补码小数和十进制小数，（二进制小数所表示的数的个数）/（十进制小数所能表示的数的个数）为（）。

A.（0.2）N
B. （0.2）N-1
C. （0.02）N
D. （0.02）N-1
5、假设有7位信息码010101，则低位增设偶校验位后的代码和低位增设奇校验位后的
代码分别为（）。

A.01101010 01101010
B.0101010 01101011
C.01101011 01101010
D.01101011 01101011
6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总
线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟
周期个数。

若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/s
B.8Mbit/s
C.16MB/s
D.8MB/s
7、为了对n个设备使用总线的请求进行仲裁，如果使用独立请求方式，则需要（）根控制线。

A.n
B.log2n+2
C.2n
D.3
8、（）可区分存储单元中在放的是指令还是数据。

A.存储器
B.运算
C.用户
D.控制器
9、下列选项中，能缩短程序执行时间的措施是（）。

1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化
A.仪I、Ⅱ
B.仅I、Ⅲ
C.仅Ⅱ、I
D.I、Ⅱ、Ⅲ
10、微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式叫作（）
A.字段直接编码
B.字段间接编码
C.混合编码
D.直接编码
11、单周期处理器中所有指令的指令周期为一个时钟周期。

下列关于单周期处理器的叙述中，错误的是（）。

A.可以采用单总线结构数据通路
B.处理器时钟频率较低
C.在指令执行过程中控制信号不变
D.每条指令的CPI为1
12、在下列寻址方式中，（）方式需要先计算，再访问存。

A.相对寻址
B.变址寻址
C.间接寻址
D.A、B
13、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。

I.一个主存单元和缓冲存储器
Ⅱ.两个数据寄存器
IⅡ.一个主存单元和一个数据寄存器
IV.一个数据寄存器和一个控制存储器
V.一个主存单元和一个外存单元
A. Ⅱ、Ⅲ、IV
B.IⅡ、Ⅱ
C. I、Ⅱ、Ⅲ
D.I、Ⅱ、Ⅲ、V
14、流水线中有3类数据相关冲突：写后读相关、读后写相关、写后写相关。

那么下列3组指令中存在读后写相关的是（）。

A.I1，SUB R1，R2，R3；（R2）-（R3）→R1
I2，ADD R4，R5，R1；（R5）+（R1）→R4
B. I1，STA M，R2；（R2）→M，M为主存单元
I2，ADD R2，R4，R5；（R4）+（R5）→R2
C.I1，MULR3，R2，R1；（R2）×（R3）→R3
I2，SUB R3，R4，R5；（R5）-（R4）→R3
D.以上都不是
15、对于字符显示器，主机送给显示器的应是显示字符的（）
A.ASCI 码
B.列点阵码
C.BCD码
D.行点阵码
二、填空题
16、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器
17、指令寻址的基本方式有两种，______方式和______方式。

18、汉字的_______、_______ 、_______是计算机用于汉字输入、内部处理、输出三种不同
用途的编码。

19、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。

20、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________
设备五大类。

21、不同机器有不同的________，RISC指令系统是________指令系统的改进。

22、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标
准接
23、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进
行操作。

24、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线
的下次，接管总线控制权。

25、堆栈是一种特殊的数据寻址方式，它采用________原理。

按结构不同，分为________
堆栈和________堆栈。

三、名词解释题
26、容量：
27、系统总线：
28、段表：
29、音效处理：
四、简答题
30、比较水平微指令与垂直微指令的优缺点。

31、总线上有哪些信息传输方式？各有哪些特点？
32、中断处理过程包括哪些操作步骤？
33、说明总线结构对计算机系统性能的影响。

五、计算题
34、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：
1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新
间隔是多少？
2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设
存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周
期为2ms）？
35、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，
则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？
36、现有64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。

六、综合题
37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：
1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为
1→5→8→3→2→4→6→7。

1）应如何设置屏蔽码？
2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。

38、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组成逻辑框图。

39、某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。

假定为该机设计了条件转移指令，其格式如图所示。

其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生
转移；OFFSET是相对偏移量，用补码表示。

转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。

请回答下列问题。

1）该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多
可跳转多少条指令？
2）某条件转移指令的地址为200CH，指令内容如图所示，若该指令执行时CF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。

3）实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？
4）下图是该指令对应的数据通路示意图，要求给出图中部件①~③的名称或功能
说明
参考答案
一、选择题
1、D
2、B
3、B
4、B
5、B
6、D、
7、C
8、D
9、D。

“
10、D、
11、A
12、D
13、B
14、B
15、A
二、填空题
16、流水 CISC
17、字向位向
18、输入编码（或输入码）内码（或机内码）字模码
19、处理器指令和程序
20、外存数据通信过程控制
21、指令系统 CISC
22、SCSI IEEE1394
23、阶码指对阶
24、优先级公平主方
25、先进后出寄存器存储器
三、名词解释题
26、容量：
是衡量容纳信息能力的指标。

27、系统总线：
处理器总线，连接处理器和主存，是计算机系统的主干。

28、段表：
段式虚拟存储器管理用的地址映象表，其中包括每个段的基地址、段长、装入位和访问方
式等。

29、音效处理：
改进音频设备输出效果的过程，分为三种类型：混响和延时处理；声音的回放效果处理；
环绕声的处理。

四、简答题
30、答：（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。

（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。

（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好
相反。

（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握
31、答：串行，并行，复合，消息；复合：在同一条总线，传送不同的信号；可以提高总线的利用率，但会影响性能；消息：把各种信息组合成一个有一定格式的数据包在总线中进行传输，可以一次发送跟多的信息，进一步减少线路的数量，提高总线的利用率。

32、答：中断处理过程如下：
⑴设备提出中断请求；
⑵当一条指令执行结束时CPU响应中断
⑶CPU设置“中断屏蔽”标志，不再响应其它中断请求
⑷保存程序断点（PC）
⑸硬件识别中断源（移到中断服务子程序入口地，址）
⑹用软件方法保存CPU现场
⑺为设备服务
⑻恢复CPU现场
⑼“中断屏蔽”标志复位，以便接收其它设备中断请求
⑽返回主程序
33、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令（3）吞吐量总线数量越多，吞吐能力越大
五、计算题
34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。

2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间
率”=32μs/2000μs×100%=l.6%。

35、解析：
1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。

2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。

3）由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。

4）由于存储字长为24位，因此一次间接寻址的范围为224。

5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。

36、解析：不妨设地址线和数据线的数目分别为x和y。

只需要满足2x×y=64K×2，有如下方案：
当y=l时，x=17：
当y=2时，x=16；
当y=4时，x=15；
当y=8时，x=14。

（可不用讨论y等于3、5、6这些情况，不然x就没法计算了）后面的就不用
计算了，肯定比前面的引脚数目多。

从以上分析可以看出，当数据线为1或2时，地址线和数据线引脚的数目之和
为18，达到最小，并且有两种解答。

六、综合题
37、解析：
1）中断屏蔽码见表
2）中断处理示意图如图所示。

5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序
⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。

由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。

当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。

中断8执行完后问到被打断的中断⑤，但中断③
又被中断请求②打断，而进入中断服务程序②。

中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。

中断⑦执行完后回到现行程序，整个中断处理完毕。

38、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4
个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、
A14进行2-4译码
39、解析：l）因为指令字长为16位，且下条指令地址为（PC）+2，故编址单位是字节。

偏移OFFSET为8位补码，范围为-128~127，将-128代入转移目标地址计算公式，可以得到（PC）+254=（PC）+127×2，故该条件转移指令向后（反向）最多可跳转127条指令。

2）指令中C=0，Z=1，N=1，故应根据ZF和NF的值来判断是否转移。

当CF=0，ZF=0，NF=1时，需转移。

已知指令中偏移量为11100011B=E3H，符号扩展后为FFE3H，左移一位（乘2）后为FFC6H，故PC的值（即转移目标地址）为200CH+2+FFC6H=1FD4H。

当CF=1，ZF=0，NF=0时不转移。

PC的值为：200CH+2=200EH。

3）指令中的C、Z和N应分别设置为C=Z=l，N=0（参考常见寻址方式最后的补充知识点）。

4）部件①：指令寄存器（用于存放当前指令）；部件②：移位寄存器（用于左移一位）；部件③：加法器（地址相加）。