第五章 触发器、简单计数器和寄存器

S
00 0
1
01
11
10
0
1
0
0
1
1
×
×
Qn+1=S+R’Qn SR=0 (约束条件)
1
1
22
1ຫໍສະໝຸດ Baidu
1
0
1
×
×
R’
S’
S’
R’
Q
Q’
23
• 练习：电路如图所示，设初态Q=0，当将输入控制信号
SD(SD)，RD(RD)时，画出输出端Q1,Q2的波形。
Q Q’
24
QQ Q’Q’
•带时钟信号的RS触发器（同步RS触发器）
38
39
CP J K Qm Q
40
CP
J K
Qm
Qs
41
•在画主从触发器的波形图时


触发器的触发翻转发生在时钟脉冲的下降沿
判断触发器次态的依据是时钟脉冲下降沿前一瞬 间输入端的状态
42
• 练习：已知主从JK触发器J、K的波形如图所示，
画出输出Q的波形图（设初始状态为0）。
1 2 3 4 5 6
0
0
1
若初态 Q n = 1 若初态 Q n = 0 n 无论初态Q n为0或1，触发器的次态 Q 、Q n都为1
。
Qn≠ Q n
15
R=1 、 S=0
无论初态为0或1，锁存器的次态为1。 信号消失后新的 状态将被记忆下来。 0
S’ G1 &
1
Q
1
0
S’
G1
&
0
Q
1
G2 & R’ Q
G2 & R’ Q
0
0 0
1 0
0 1 0
1
0
1 0
0 1
1 1
1
0
0
1
0
1
1
1
55
• Jhonson计数器——同步计数器
输出频率fo与输入频率fi 的关系：fi = 2N*fo（N 为触发器个数）
56
• 循环移位寄存器
57
58
• 74LS393
双四位二进制计数器
59
• 通过计数器输出来控制信号生成
例:假定需要用一组时序脉冲来控制某一生产过程中的三种活动 E1,E2,E3，要求按以下序列出现： 1)E1必须按有效->无效->有效的顺序变化； 2)E2须等到E1第一次处于有效且变为无效后才能出现； 3)E3在E1第二次处于有效状态并且只有当E2变为无效后才能变 为有效，E3必须先于E1变为无效
解决： 每个CP周期里输 出端的状态只能改变一 次.
=>
主从触发 边沿触发
电平触发方式
35
• 主从RS触发器 • 主从触发器的工作分两
步走



在CP上升沿开始的高电 平期间，主触发器改变 状态； 在CP 下降沿到来时， 从触发器改变状态。 触发器输出在CP下降沿 改变。
36
37
• 主从JK触发器

13
• 基本RS触发器
S Q R Q’
逻辑符号 “与非”配置的R-S触发器
S Q
R
Q’
逻辑符号 “或非”配置的R-S触发器
14
现态：R、S信号作用前Q端的状态； 次态：R、S信号作用后Q端的状态。
R=0、S=0
S’
状态不确定
1
Q
0
G1 &
1
S’
0
G1 &
0
1
Q
G2 & R’ Q
G2
1
& R’
Q
E1
E2
E2
60
对 应 16 个 最 小 项
E1 = f(Q3,Q2,Q1,Q0) = m(2,3,8,9,10,11) E2 = f(Q3,Q2,Q1,Q0) = m(5) E3= f(Q3,Q2,Q1,Q0) = m(9)
61
62
63
Content
1
2 3 4
时序电路模型
触发器
计数器
寄存器
CP J K
Q
43
• 带异步置0，置1的主从JK触发器
44
• 边沿触发器

触发器的次态只取决于时钟信号上升沿（或下降沿）到 达时刻的输入信号的状态。
例：已知边沿D触发器(正边沿翻转）的时钟信号和输入信 7 CP 号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。
8 CP 1 0 t D 0 t Q
E=f(I)
St+1=f(St,E)
O=g(St)
9
简单时序计数器模型
E=f(St) St+1=f(St,E)
O=g(St)
10
Excitation Variables
INPUT(t)
Combinational Transform (f)
(E) Memory CLK State Variables M （S）
CP ＞ C1
T 触发器
49
RS 触发器
Content
1
2 3 4
时序电路模型
触发器
计数器
寄存器
• 计数器功能：累计输入脉冲的个数。 • 不仅可以用来计数、 分频， 还可以对系统进
行定时、顺序控制等， 是数字系统中应用最 广泛的时序逻辑部件之一。
51
• 异步计数器

触发器的状态不是同时改变
4
• 时序电路按触发脉冲输入方式的不同分为

同步时序电路
各触发器状态的变化受同一个时钟脉冲控制，它们的状态 在同一时刻更新。

异步时序电路
各触发器状态的变化不受同一个时钟脉冲控制，电路的状
态更新不是同时发生的。
5
波形图
时钟信号是时序逻辑里决定逻辑单元中的状态何时更新的； 现态：时钟脉冲激励到达之前的输出值 ； 次态：时钟脉冲激励到达时的输出值，时钟脉冲激励到达后， 次态变为现态。
S’
G1
&
1
Q
1
S’
1
G1 &
0
Q
0
G2 & R’ Q
G2
0
& R’
Q
1 若初态 Q
n
1 = 1
若初态 Q
n
1
= 0
18
S’
Q
SD 1 0 1 0
RD 0 1 1 0
Q 0 1 不变 不确定
功能 置0 置1 保持
R’
Q’
19
真值表
R’ Qn S’
S’
0 0 0 0 1 1
R’ Qn Qn+1
0 0 1 1 0 0 0 1 0 1 0 1 × × 1 1 0 0
号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为 Q=0。
cp
S 0 R
t
t
0
t
28
cp
S 0 R 0
t
t
t
Q
Q’
29
•同步D触发器
将S=D、R=D代入同步RS触发器的特性方程， 得同步D触发器的特性方程：
Q
n 1
S R Q D DQ D （CP=1期间有效）
n n

在数字系统中，如果要求某些触发器在同一时刻
动作，就必须给这些触发器引入时间控制信号。

时间控制信号也称同步信号，或时钟信号，或时
钟脉冲，简称时钟，用 CP表示。
25
控制电路
基本RS触发器
Qn+1=S+R’Qn SR=0
26
CP
R S
Q
Q’
27
hold
hold
• 例：已知由与非门构成的同步RS触发器的时钟信号和输入信
33
K 0 0 1 1 0 0 1 1
Qn Qn+1 Function 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0
Hold Hold Reset Reset Set Set Toggle Toggle
CP
J K Q Q’
34
• 同步触发器的空翻

同步触发器在一个CP脉冲作用后，出现两次或两次以 上翻转的现象称为空翻。
1
0
0
1
若初态 Q
n
若初态 Q
16
n
= 1
= 0
R=0 、 S=1
无论初态为0或1，锁存器的次态为0态。 信号消失后新 的状态将被记忆下来。 1
S’ G1 &
1
Q
0
1
S’
G1 & Q
0
0
G2
G2 & Q R’ Q
&
R’
0 若初态 Q
17
1
n
0
若初态 Q
n
1 = 0
1
= 1
R=1、S=1
1
状态不变
Combinational Logic （g） OUTPUT(O)
E=f(I,St)
St+1=f(St,E) O=g(I,St)
Mealy 机时序电路模型
区别：输出如何产生
11
Content
1
2 3 4
时序电路模型
触发器
计数器
寄存器
• 触发器

• 分类

触发器是构成时序逻辑电路的基本逻辑部件。 两个稳定的状态：0状态和1状态； 在不同的输入情况下，可以被置成0状态或1状态； 功能:当输入信号消失后，所置成的状态能够保持不变。 按功能分 RS触发器 D触发器 JK触发器 T触发器 按结构分 基本RS触发器 同步触发器 主从触发器 边沿触发器
除法计数器

除2计数器
除4计数器
除8计数器
……
除n计数器与模n计数器——输出个数不同

异步计数器的时钟输入总是只连到最低有效位(LSB)的触发器上。
52
• 除 2 计数器
J=1；K=1.
1 2 3 4 5 6
CP
Q
53
• 除 4 计数器
1
2
3
4
5
6
CP
0
Q1
1
0
1
0
Q2
54
0
0
1
1
0
• 除 8 计数器
00 0
1
01
11
10
d
d
1
1
0
0
1
0
Qn+1=S+R’Qn S’+R’=1 (约束条件)
1
1
20
1
1
0
1
0
1
-- SR: “set-reset”, 有两个稳态，能够存储一位二进制值； 其中，S=R=1时无定义.
21
真值表
RQn
S
0 0 0 0 1 1
R
0 0 1 1 0 0
Qn Qn+1
0 1 0 1 0 1 0 1 0 0 1 1
6
Excitation Variables
INPUT(t)
Combinational Transform (f)
(E) Memory CLK State Variables M （S）
Combinational Logic （g） OUTPUT(O)
时序电路模型
7
组合逻辑通用时序模型
8
时序延迟模型
45
2
3
4
0 t
• T触发器
当T=0：CP信号到达后状态保 持不变； 当T=1：CP信号到达后翻转。
46
• T触发器
CP T Q
47
• 触发器小结
48
• 逻辑符号
D CP 1D ＞ C1 Q Q
J CP K 1J ＞ C1 1K Q Q
D 触发器
T 1T Q Q
JK 触发器
S CP R 1S ＞C1 1R Q Q
消除了RS触发器中R=S=0的不稳定状态。
30
CP
D
Q
31
• 同步JK触发器
将S=JQn、R=KQn代入同步RS触发器的特性方程， 得到同步JK触发器的特性方程：
Q
n 1
S R Q JQ KQ Q
n n n n n
n
JQ K Q
（CP=1期间有效）
32
J 0 0 0 0 1 1 1 1
向左或向右移动一位。
根据移位方向的不同，可分为

左移寄存器 右移寄存器 双向寄存器
67
Parallel Output
68
• 移位寄存器将代码“1101”移入寄存器
1 0
初态
X
X
X
X
X 1
1 1 0 0 1
69
X
X 1 1 1 0
X
X X 1 1
X 最高位丢弃
X X X 1
最高位丢弃 最高位丢弃 最高位丢弃
• 寄存器 • 基本功能：寄存器主要是暂存数据或代码； • 寄存器由触发器组成，结构简单； • 分类

按结构分：串入串出/串入并出/并入串出/并入并出 按功能分：简单寄存器/移位寄存器
65
• 并行输入/并行输出寄存器
所有的触发器都有独立的输入输出线
66
• 移位寄存器
在每个脉冲作用下，将存储器所存储的各位数据，
需要4个CP的时间才可以 将4位数码全部移入寄存 器中。 再过4个CP的时间，寄存 器中的 4位代码将从串行 输出端SO依次送出。
第五章 触发器、简单计数器和寄存器
计算机学院
余 波
1
Content
1
2 3 4
时序电路模型
触发器
计数器
寄存器
时序电路的一般模型
特点： 1)电路由组合电路和存储电 路组成； 2)电路存在反馈。
关键：存储元件数据随时间自由变化
3
• 输出方程——表达输出信号与输入信号、状态变量
的关系式 O＝f1(I，S) • 激励方程——表达了激励信号与输入信号、状态变 量的关系式 E＝f2(I，S) • 状态方程 ——表达存储电路从现态到次态的转换 关系式 Sn+1＝f3(E，Sn)
Combinational Logic （g） OUTPUT(O)
E=f(I,St) St+1=f(St,E) O=g(St)
Moore 机时序电路模型
Excitation Variables
INPUT(t)
Combinational Transform (f)
(E) Memory CLK State Variables M （S）