数字电路第4章

4.1.2 组合逻辑电路的分析步骤
（1）根据给定的逻辑电路，写出输出逻辑函数表达式； （2）列出输入输出关系真值表； （3）根据真值表说明电路的逻辑功能；
（4）对原电路进行改进设计， 寻找最佳方案(这一步不一
定都要进行)。
4.1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
4.2 组合逻辑电路设计方法
4.2.1 组合逻辑电路的一般设计步骤
（1）对实际逻辑问题进行逻辑抽象，确定输入、 输出变 量；分别对输入、输出变量逻辑赋值的具体含义进行定义， 然后根据输出与输入之间的逻辑关系列出真值表。 （2）根据真值表写出相应的逻辑函数表达式。 （3）将逻辑函数表达式化简，并转换成所需要的形式。 （4）根据最简逻辑函数表达式画出逻辑电路图。
Y2 B
Y4 A B
Y Y3 Y4
（3）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
L1 A B
∑ C3 CO CI C2 CO
∑ CI C1 CO
∑ CI C0 CO
∑ CI C－1
S3
S2
S1
S0
图 4 – 15 四位串行进位加法器
*(2) 超前进位。 前面我们已经得到全加器的表达式为
Si Ai Bi Ci 1 Ci Ai Bi ( Ai Bi )Ci 1
令Gi=AiBi称为进位产生函数，Pi=Ai Bi称为进位传输函 数。将其代入Si, Ci表达式中得递推公式
L3 A B
L2 A B A B A B A B ( A B) ( A B) A B A B =A⊙B
2．多输出组合逻辑电路的分析
【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。 解： （2）根据化简后的逻辑函数表达式列出真值表
例 8 试用四位全加器构成一位 8421 码的加法电路。 解 两个 8421 码相加，其和仍应为8421 码，如不是 8421 码则结果错误。如
4.3.2 编码器与译码器
在数字系统中，经常需要把具有某种特定含义的信号变换成 二进制代码，这种用二进制代码表示具有某种特定含义信号的过 程称为编码。而把一组二进制代码的特定含义译出来的过程称为 译码。实现编码功能的电路称为编码器(encoder)。
4.3.1 半加器与全加器
1. 半加器设计
A B
Байду номын сангаас
加数
被加数
半 加 器
和数
S C i＋ 1
向高位进位
图 4 – 10 半加器框图
S AB AB Ci 1 AB
表 4 – 7 半加器真值表 A B S Ci+1
__
__
0 0 1 1
0 1 0 1
0 1 1 0
0 0 0 1
A B
＝1
X
X
C A B
(b) 采用与非门实现
图4-4 例4-3函数 X的卡诺图
图4-5 例4-3的逻辑电路图
4.3 常用中规模组合逻辑部件的原理和应用
把若干个有源器件和无源器件及其连线，按照一定的功
能要求，制做在同一块半导体基片上，这样的产品叫集成电 路。若它完成的功能是逻辑功能或数字功能， 则称为逻辑 集成电路或数字集成电路。最简单的数字集成电路是集成逻 辑门。 集成逻辑门，按照其组成的有源器件的不同可分为两大 类： 一类是双极性晶体管逻辑门；另一类是单极性绝缘栅 场效应管逻辑门，简称MOS门。
Si Pi Ci 1 Ci Gi PiCi 1
这样可得各位进位信号的逻辑表达式如下：
G0 G0 P0C1 C1 G1 P C0 G1 P G0 P P0C1 1 1 1 C2 G2 P2C1 G2 P2 P G0 P2 P P0C1 1 1 C3 G3 P3C2 G3 P3G2 P3 P2G1 P3 P2 P G0 P3 P2 P P0C1 1 1
P0
1
&
1 ≥1 1
P0 4 Gn＋y G3 P3 5 6 7
G0
&
1 1
Gn
&
≥1
1
FP Gn＋x
GND 8
(a)
4. 全加器的应用
例 6 试用全加器构成二进制减法器。
解
利用“加补”的概念，即可将减法用加法来实
B3 B2 B1 B0
现， 图 4 - 18 即为全加器完成减法功能的电路。
1
1
1
A3 A2 A 1 A0 C4
0 0 0 1 0 1 1 1
函数变换过程如下：
Si Ai B i Ci 1 Ai B i C i 1 Ai B i C i 1 Ai BiCi 1 ( Ai Bi Ai B i ) C i 1 ( Ai B i Ai Bi )Ci 1 ( Ai Bi ) C i 1 Ai Bi Ci 1 Ai Bi Ci 1 Ci 1 Ai B i Ci 1 Ai B i Ci 1 Ai B i C i 1 Ai BiCi 1 ( Ai B i Ai Bi )Ci 1 Ai Bi ( Ai Bi )Ci 1 Ai Bi
表 4 – 6 集成电路的划分
MSI、LSI与SSI相比，具有如下一些优点： （1）体积缩小。 （2）功耗降低、速度提高。由于元器件连线缩短， 连线引起的分布电容及电感的影响减少，因而使整个 系统的工作速度有所提高。 （3）提高了可靠性。由于系统的焊接点数、插件数 及连接线大为减少，因而系统有较高的可靠性。 （4）抗干扰能力提高。由于全部电路都封装在一个 壳内，故外界干扰相对而言也就不严重了。
__ _______ __ __
P1 G3
1 1
& &
1
FP
图4-17 74LS182逻辑图 及引脚图
≥1 FG
P2 G2
1 1
& & & & &
(a) 逻辑图； (b) 引脚图
P1
1
G1
1
≥1
1
Gn＋z
G1 1 P1 G0 2 3
16 UCC 15 P2 14 G2 13 Gn 12 Gn＋z 11 Gn＋y 10 FG 9 Gn＋x (b)
第4章
组合电路
4.1 组合逻辑电路分析
4.1.1 组合逻辑电路的定义
X1 输 X 2 入 信 号 X n
Fi f i ( X 1 , X 2 , X n )
组合逻辑 电路
F1 输 F2 出 ( i=1，2，…，m) 信 号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
A Y2 Y1
逻辑电路的输出函数表达式：
Y3
Y Y4
Y Y3 Y4 A B A B
（2）列出真值表
B
图4-2 单输出组合逻辑电路图 解：（1）写出各输出的逻辑函数表达式：
表4-1 例4-1 真值表 A 0 0 1 1 B 0 1 0 1 Y 1 0 0 1
Y1 A
Y3 Y1 Y2 A B
1 ≥1
& & &
B3
图 4 – 16 74LS283 逻辑图与 引脚图 (a) 逻辑图； (b) 引脚图
CO (C 3 )
&
& & & &
P
3
A3
≥1
1 ≥1
＝1
S3
B2
&
& & & & & & &
1 (a) P
0
C2 P
2
≥1 A2 B1
1 ≥1
＝1
S2
S1 1 B1 A1 2 3
16 UCC 15 B2 14 A2 13 S 2 12 A3 11 B3 10 S 3 9 CO (b)
S
&
图 4 – 11 半加器逻辑图
Ci＋ 1
2. 全加器设计
Ai Bi Ci－1 全 加 器
图 4-12 全加器框图
Si Ci＋1
表 4 – 8 全加器真值表
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 C
i-1
Si 0 1 1 0 1 0 0 1
C
i+1
0 1 0 1 0 0 0 1
双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻 辑门)、ECL门(射极耦合逻辑门)和I2L门(集成注入逻辑门)
等。
单极性MOS门主要有PMOS门(P沟道增强型MOS管 构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻 辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电 路构成的门电路，故又叫做互补MOS门
__ __ __ __ __ __ _________ __ __ __ __ __ __ __ __ __ __ __ __
由Si、C i+1式组成的逻辑电路如图4 - 13 所示。
C i－ 1
＝1 Si
Ai Bi
＝1
&
≥1 Ci＋ 1
&
图 4 – 13 用异或门构成全加器
__
S i Ai B i C i 1 Ai BiCi 1 Ai B i Ci 1 Ai B i C i 1