数电第2章作业答案
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2其余输入端全部接ucc时此时t2t5的基极电位值为21v因此用内阻足够大的万用表测量与非门的一个悬空输入端的电压ui21ube210714v3其余输入端全部接地时此时t1的基极电位被钳制在07v用内阻足够大的万用表测量与非门的一个悬空输入端的电压ui07070v
自我检测题解
题 2.1 答：TTL 与非门输入端采用多发射极管的主要作用是 速度快 。 题 2.2 答：TTL 与非门多余输入端的处理方法是 高电平或悬空或接电源或与其他输入 端并接 。 题 2.3 答：题 2.3 肖特基三极管是普通三极管集电结并联一个 肖特基二极管 （SBD） ，其正向压降较小容易导通。当三极管趋于深度饱和状态时，肖特基二极 管 分流 了三极管的一部分电流，使三极管工作在浅饱和状态。 题 2.4 答：TTL 与非门输出端采用推拉式输出的主要作用是 较强的负载能力 。 题 2.5 答：TTL 与非门的灌电流负载发生在输出低电平电平情况下，负载电流越大，则 输出电平越 高 。 题 2.6 答：门电路输入端个数称为门的 扇入 系数，门电路带同类门数量的多少称为门 扇出 系数。 题 2.7 答：TTL 三态门的三种可能的输出状态分别是 高电平 、 低电平 和 高阻态 。 题 2.8 答：在 TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路 有 OC 门，三态门 ，能实现总线连接方式的门电路有 三态门 。 题 2.9 答：CMOS 门电路与 TTL 门电路相比最大的优点是 低功耗 。 题 2.10 答：用工作速度来评价 TTL、ECL 和 CMOS 集成电路，速度快的集成电路依次 为 ECL；TTL；CMOS 。 题 2.11 答：用抗干扰能力来评价 TTL、ECL 和 CMOS 集成电路，抗干扰能力强的集成 电路依次为 CMOS；TTL；ECL 。 题 2.12 两输入异或电路的一输入端接地，另一输入端接信号，输出与输入的关系式 （A) F=A； （B) F=B； （C) F= A ； （D) F= B 。
习题表 2.1 A B F 亮 灭 灭 亮
F AB AB =A⊙B （2）如开关上扳用逻辑 0 表示，下扳则用逻辑 1 表示；灯亮用 逻辑 1 表示，灯灭则用逻辑 0 表示。根据功能表可写出电路的真值 表如习题表 2.3 所示，由真值表写出电路的逻辑表达式为：
上扳 上扳 上扳 下扳 下扳 上扳 下扳 下扳
习题 2.2 图（d）
C
D
F1
F2
F3
F
习题 2.3 试分析习题 2.3 图所示 TTL 电路的工作原理和逻辑功能，并说明 D 的作用， UC 计算 UOL、UOH、UIL、UN 等。 +5V R4 解：从习题 2.3 图可看出，电路是由输入级 R2 130Ω R1 16kΩ 4kΩ 、中间级和输出级三部分组成。 T3 输入级由多发射级三极管 T1 和 R1 组成。中 D T2 F A B C T1 间级由 T2 管、R2、R3 构成，起分相作用。T4、 （UO） T4 T5、R4 和 D 构成为图腾柱式结构，具有静态功 R3 1kΩ 耗小、输出电阻小、带负载能力强等优点。 当 A、B、C 中有一个为低电平时，UIL=0.3V， 此时，T1 管的基极电位被钳制在 UB1=1.0V，T2 和 习题 2.3 图 T4 均截止，T2 的集电极电位 UC2 为高电平，将使 T3 和 D 导 通 ， 输 出 为 高 电 平 。 由 于 IB4 电 流 很 小 ， 故 可 近 似 认 为 UC2=5V ， UOH=5-UBE3-UD=5-0.7-0.7=3.6V。 当 A、B、C 全为高电平时，T1 的集电极、T2 的发射极和 T4 的发射极导通，使 T1 管的 基极电位 UB1 被箝制在 2.1V。此时 T1 管集电极正偏，发射极反偏，故电流 IB1 将流入 T2 的 基极，使 T2 导通。IE2 电流部分被 R3 分流外，其余部分将流入 T4 的基极，使 T4 管导通。若 假设 T2 导通后进入饱和状态，则 UC2≈0.8V，此时电压不足以使 T3 和 D 同时导通，故输出 极电路上半部分截止，下半部分导通，输出呈低电平，UOL=UCE3 ≈0.3V。
33
与功能，将集电极开路门或三态门的输出端直接并联，外接公共负载电阻和电源。每个门 实现与非逻辑，两个输出只要有一个是低电平，总的输出就是低电平，只有两个输出都是 高电平，总的输出才是高电平。因此实现了线与逻辑。 题 2.4 抗饱和 TTL 电路为什么可以提高开关速度？ 答：晶体管工作在饱和状态时基区存储大量的载流子，当晶体管由饱和转向截止时， 存储的载流子来不及消散，晶体管不能迅速脱离饱和状态，因此影响与非门的开关速度。 加速饱和管存储电荷的扩散速度，减小对负载电容充电的时间常数，就可以提高开关速度。 题 2.5 ECL 电路为什么具有很高的开关速度？该类电路有什么特点？ 答：ECL 电路中的三极管工作在放大区或截止区，所以消除了由于三极管饱和带来的 存储时间。ECL 电路中的电阻取值小，高、低电平之差小，因此大大缩短了电路节点的上 升时间和下降时间。ECL 电路的输出方式采用射级输出器，其输出电阻小，使负载电容充 电的时间常数减小，因此开关速度高。 题 2.6 CMOS 与非门和 CMOS 或非门从电路结构上看有哪些不同？ 答：与非门是负载部分为并联 PMOS 管，驱动为串联 NMOS 管；或非门负载为串联 PMOS 管，驱动为并联 NMOS 管。 题 2.7 CMOS 门电路与 TTL 门电路相比有哪些优点？ 答：优点主要有以下几点： 1．静态功耗低 2．集成度高，温度稳定性好 3．抗辐射能力强 4．电源利用率高 5．扇出系数大 6．电源取值范围宽 题 2.8 CMOS 门电路不使用的输入端不允许悬空，为什么？ 答：因为 CMOS 电路输入阻抗高，容易受静电感应出现击穿，输入端不能悬空。与非 门多余的输入端接电源正极，或非门接地，低速场合将多余的输入端和有用的信号端并联 使用。 题 2.9 当 TTL 门电路驱动 CMOS 门电路时，是否需要增加接口电路？为什么？ 答：如果 TTL 和 CMOS 电路选择适当的话，不需要另外加任何接口电路。例如 TTL 采用 74LS 系列，CMOS 采用 74HCT 系列。 题 2.10 为什么说电压、电流参数是门电路之间实现正确连接的主要参数？ 答：因为电压和电流参数是门电路实现正常功能的主要参数，所以它们是门电路之间 建立正确连接的主要参数。 题 2.11 74LS 系列和 74 系列相比性能有哪些改进？ 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输 入级的多发射极管改用 SBD 代替，由于 SBD 没有电荷存储效应，因此有利于提高电路的 工作速度。电路中还接入了 D3 和 D4 两个 SBD，当电路的输出端由高电平变为低电平时， D4 经 T2 的集电极和 T5 的基极提供了一条通路，一是为了加快负载电容的放电速度，二是 为了加速 T5 的导通过程。另外，D3 经 T2 的集电极为 T4 的基极提供了一条放电通路，加快 了 T4 的截止过程。 2. 为降低功耗，提高了电路中各电阻的阻值，将电阻 R5 原来接地的一端改接到输 出端，以减小 T3 导通时电阻 R5 上的功耗。
F AB AB =A⊙B （3）如开关上扳用逻辑 1 表示，下扳则用逻辑 0 表示；灯亮用逻辑 0 表示，灯灭则用 逻辑 1 表示。根据功能表可写出电路的真值表如习题表 2.4 所示，由真值表写出电路的逻辑 表达式为： F AB AB A B （4）如开关上扳用逻辑 0 表示，下扳则用逻辑 1 表示；灯亮用逻辑 0 表示，灯灭则用
UC A 1 3 B A F B UC F3 R02 C F2 （a） R2 -Ub R1 T C D R01 F1 F B UC RC A
2 U
4
习题 2.1 图
D
（b）
习题 2.2 图
（1）如开关上扳用逻辑 1 表示，下扳则用逻辑 0 表示；灯亮用 逻辑 1 表示，灯灭则用逻辑 0 表示。根据功能表可写出电路的真值 表如习题表 2.2 所示，由真值表写出电路的逻辑表达式为：
习题表 2.2 A B 1 1 1 0 0 1 0 0 F 1 0 0 1 习题表 2.3 A B 0 0 0 1 1 0 11 F 1 0 0 1
A 1 1 0 0
习题表 2.4
B 1 0 1 0 F 0 1 1 0
习题表 2.5 A B 0 0 0 1 1 0 1 1 F 0 1 1 0
逻辑 1 表示。根据功能表可写出电路的真值表如习题表 2.5 所示，由真值表写出电路的逻辑 表达式为：
36
由上面分析可知，电路实现的是与非的逻辑功能，逻辑表达式为：
ห้องสมุดไป่ตู้
F A B C 电路中的二极管 D 起到电平移位的作用。 输出的高低电平值：UOH=3.6V UOL=0.3V。 输入的高低电平值：UIH=3.6V UIL=0.3V. 5 0.7 输入端的短路电流：IIL= 1.075mA 。 4 习题 2.4 用内阻足够大的万用表测量习题 2.4 图 TTL 与非门电路的一个悬空输入端的 电压 UI，在下列情况下，表的读数各为多少？ ⑴ 其余输入端全部悬空时； ⑵ 其余输入端全部接 UCC 时； ⑶ 其余输入端全部接地时； ⑷ 其余输入端全部接 0.3V 时； ⑸ 其余输入端有一个接地时。
F AB AB A B 习题 2.2 已知电路如习题 2.2 图（a）所示。 ⑴ 写出 F1、F2、F3 和 F 与输入之间的逻辑表达式； ⑵ 画出逻辑图； ⑶ 给定各输入波形如习题 2.2 图（b）所示。试画出 F1、F2、F3 和 F 的波形图。
35
解： （1）电路是由分立元件组成，可分为三部分： 第一部分，是由二极管组成的两个与门电路， 输入变量分别为 A、B 和 C、D，输出变量分别为 F1 和 F2，其逻辑关系表达式为：
34
习题题解
习题 2.1 灯控制电路如习题 2.1 图所示。试写出电路的功能表、真值表和逻辑表达式。 解：当开关 A、B 同时上扳或下扳时，灯 F 才亮。由此可写出电路功能表如习题表 2.1 所示。开关 A、B 和灯 F 只有两种相反的状态，可选用逻辑 0 和逻辑 1 来代表相应的状态。 然而选用的表示方式不同，所得到的真值表和逻辑表达式也不同。
答：A；B 题 2.13 答： CMOS 门电路的静态功耗 非常低 。 随着输入信号频率的增加， 功耗也会 增 加 。 题 2.14 答：TTL 电路时间延迟的主要原因是由载流子的聚集和消散引起的，CMOS 反 相器产生传输延迟的主要原因是由于集成电路 内部电阻和容性负载 。 （A) 反相器； (B) 内部电阻和容性负载； （C）电阻； (D) 电源。 题 2.15 答：双极型 TTL 两种载流子工作的电流控制器件在抗幅射能力方面比单极型 CMOS 一种载流子工作的电压控制器件 弱 。因为射线辐射对 多子 浓度影响不大。 （A）多子； (B) 强； （C）弱； (D) 少子。
A B C D
&
≥1 F
F2 CD F1 AB 第二部分，是由二极管组成的或门电路，输入 变量为 F1 和 F2，输出变量是 F3，其逻辑关系表达 式为：
A
习题 2.2 图（c）
B
F3 AB CD 第三部分，是由三极管组成的非门 电路，输入变量为 F3，输出变量是 F， 其逻辑关系表达式为： F F 3 AB CD 由上可知，该分立电路实现的是与 或非的逻辑功能。 （2）通过上面分析，分立电路所实 现的是与或非的逻辑功能。 该电路可等效 为与或非门，其等效图如习题 2.2 图（c） 所示。 （3） 当给定各输入波形。 可画出 F1、 F2、F3 和 F 的波形图，如习题 2.2 图（d） 所示。
思考题题解
题 2.1 TTL 标准与非门电路由哪几部分组成？ 答：输入级；中间级；输出级。 题 2.2 TTL 与非门的电压传输特性说明什么问题？从特性曲线上可以得到 UOH、UOL、 UIH 和 UIL 等参数，这些参数代表什么意义？ 答：与非门的电压传输特性指的是与非门输入电压 UI 和输出电压 UO 之间的关系曲线。 UOH 是与非门电压传输特性曲线截止区的输出电压，称作输出高电平。UOL 是电压传输特性 曲线导通区的输出电压，称作输出低电平。UIH 和 UIL 分别是输入高电平和输入低电平。 题 2.3 TTL 电路实现线与逻辑功能可以采用集电极开路门和三态门，试说明其原理。 答：线与是指在实际应用中，把输出端直接并联使用，实现与逻辑功能。为了实现线
自我检测题解
题 2.1 答：TTL 与非门输入端采用多发射极管的主要作用是 速度快 。 题 2.2 答：TTL 与非门多余输入端的处理方法是 高电平或悬空或接电源或与其他输入 端并接 。 题 2.3 答：题 2.3 肖特基三极管是普通三极管集电结并联一个 肖特基二极管 （SBD） ，其正向压降较小容易导通。当三极管趋于深度饱和状态时，肖特基二极 管 分流 了三极管的一部分电流，使三极管工作在浅饱和状态。 题 2.4 答：TTL 与非门输出端采用推拉式输出的主要作用是 较强的负载能力 。 题 2.5 答：TTL 与非门的灌电流负载发生在输出低电平电平情况下，负载电流越大，则 输出电平越 高 。 题 2.6 答：门电路输入端个数称为门的 扇入 系数，门电路带同类门数量的多少称为门 扇出 系数。 题 2.7 答：TTL 三态门的三种可能的输出状态分别是 高电平 、 低电平 和 高阻态 。 题 2.8 答：在 TTL 三态门、OC 门、与非门和异或门电路中，能实现线与功能的门电路 有 OC 门，三态门 ，能实现总线连接方式的门电路有 三态门 。 题 2.9 答：CMOS 门电路与 TTL 门电路相比最大的优点是 低功耗 。 题 2.10 答：用工作速度来评价 TTL、ECL 和 CMOS 集成电路，速度快的集成电路依次 为 ECL；TTL；CMOS 。 题 2.11 答：用抗干扰能力来评价 TTL、ECL 和 CMOS 集成电路，抗干扰能力强的集成 电路依次为 CMOS；TTL；ECL 。 题 2.12 两输入异或电路的一输入端接地，另一输入端接信号，输出与输入的关系式 （A) F=A； （B) F=B； （C) F= A ； （D) F= B 。
习题表 2.1 A B F 亮 灭 灭 亮
F AB AB =A⊙B （2）如开关上扳用逻辑 0 表示，下扳则用逻辑 1 表示；灯亮用 逻辑 1 表示，灯灭则用逻辑 0 表示。根据功能表可写出电路的真值 表如习题表 2.3 所示，由真值表写出电路的逻辑表达式为：
上扳 上扳 上扳 下扳 下扳 上扳 下扳 下扳
习题 2.2 图（d）
C
D
F1
F2
F3
F
习题 2.3 试分析习题 2.3 图所示 TTL 电路的工作原理和逻辑功能，并说明 D 的作用， UC 计算 UOL、UOH、UIL、UN 等。 +5V R4 解：从习题 2.3 图可看出，电路是由输入级 R2 130Ω R1 16kΩ 4kΩ 、中间级和输出级三部分组成。 T3 输入级由多发射级三极管 T1 和 R1 组成。中 D T2 F A B C T1 间级由 T2 管、R2、R3 构成，起分相作用。T4、 （UO） T4 T5、R4 和 D 构成为图腾柱式结构，具有静态功 R3 1kΩ 耗小、输出电阻小、带负载能力强等优点。 当 A、B、C 中有一个为低电平时，UIL=0.3V， 此时，T1 管的基极电位被钳制在 UB1=1.0V，T2 和 习题 2.3 图 T4 均截止，T2 的集电极电位 UC2 为高电平，将使 T3 和 D 导 通 ， 输 出 为 高 电 平 。 由 于 IB4 电 流 很 小 ， 故 可 近 似 认 为 UC2=5V ， UOH=5-UBE3-UD=5-0.7-0.7=3.6V。 当 A、B、C 全为高电平时，T1 的集电极、T2 的发射极和 T4 的发射极导通，使 T1 管的 基极电位 UB1 被箝制在 2.1V。此时 T1 管集电极正偏，发射极反偏，故电流 IB1 将流入 T2 的 基极，使 T2 导通。IE2 电流部分被 R3 分流外，其余部分将流入 T4 的基极，使 T4 管导通。若 假设 T2 导通后进入饱和状态，则 UC2≈0.8V，此时电压不足以使 T3 和 D 同时导通，故输出 极电路上半部分截止，下半部分导通，输出呈低电平，UOL=UCE3 ≈0.3V。
33
与功能，将集电极开路门或三态门的输出端直接并联，外接公共负载电阻和电源。每个门 实现与非逻辑，两个输出只要有一个是低电平，总的输出就是低电平，只有两个输出都是 高电平，总的输出才是高电平。因此实现了线与逻辑。 题 2.4 抗饱和 TTL 电路为什么可以提高开关速度？ 答：晶体管工作在饱和状态时基区存储大量的载流子，当晶体管由饱和转向截止时， 存储的载流子来不及消散，晶体管不能迅速脱离饱和状态，因此影响与非门的开关速度。 加速饱和管存储电荷的扩散速度，减小对负载电容充电的时间常数，就可以提高开关速度。 题 2.5 ECL 电路为什么具有很高的开关速度？该类电路有什么特点？ 答：ECL 电路中的三极管工作在放大区或截止区，所以消除了由于三极管饱和带来的 存储时间。ECL 电路中的电阻取值小，高、低电平之差小，因此大大缩短了电路节点的上 升时间和下降时间。ECL 电路的输出方式采用射级输出器，其输出电阻小，使负载电容充 电的时间常数减小，因此开关速度高。 题 2.6 CMOS 与非门和 CMOS 或非门从电路结构上看有哪些不同？ 答：与非门是负载部分为并联 PMOS 管，驱动为串联 NMOS 管；或非门负载为串联 PMOS 管，驱动为并联 NMOS 管。 题 2.7 CMOS 门电路与 TTL 门电路相比有哪些优点？ 答：优点主要有以下几点： 1．静态功耗低 2．集成度高，温度稳定性好 3．抗辐射能力强 4．电源利用率高 5．扇出系数大 6．电源取值范围宽 题 2.8 CMOS 门电路不使用的输入端不允许悬空，为什么？ 答：因为 CMOS 电路输入阻抗高，容易受静电感应出现击穿，输入端不能悬空。与非 门多余的输入端接电源正极，或非门接地，低速场合将多余的输入端和有用的信号端并联 使用。 题 2.9 当 TTL 门电路驱动 CMOS 门电路时，是否需要增加接口电路？为什么？ 答：如果 TTL 和 CMOS 电路选择适当的话，不需要另外加任何接口电路。例如 TTL 采用 74LS 系列，CMOS 采用 74HCT 系列。 题 2.10 为什么说电压、电流参数是门电路之间实现正确连接的主要参数？ 答：因为电压和电流参数是门电路实现正常功能的主要参数，所以它们是门电路之间 建立正确连接的主要参数。 题 2.11 74LS 系列和 74 系列相比性能有哪些改进？ 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输 入级的多发射极管改用 SBD 代替，由于 SBD 没有电荷存储效应，因此有利于提高电路的 工作速度。电路中还接入了 D3 和 D4 两个 SBD，当电路的输出端由高电平变为低电平时， D4 经 T2 的集电极和 T5 的基极提供了一条通路，一是为了加快负载电容的放电速度，二是 为了加速 T5 的导通过程。另外，D3 经 T2 的集电极为 T4 的基极提供了一条放电通路，加快 了 T4 的截止过程。 2. 为降低功耗，提高了电路中各电阻的阻值，将电阻 R5 原来接地的一端改接到输 出端，以减小 T3 导通时电阻 R5 上的功耗。
F AB AB =A⊙B （3）如开关上扳用逻辑 1 表示，下扳则用逻辑 0 表示；灯亮用逻辑 0 表示，灯灭则用 逻辑 1 表示。根据功能表可写出电路的真值表如习题表 2.4 所示，由真值表写出电路的逻辑 表达式为： F AB AB A B （4）如开关上扳用逻辑 0 表示，下扳则用逻辑 1 表示；灯亮用逻辑 0 表示，灯灭则用
UC A 1 3 B A F B UC F3 R02 C F2 （a） R2 -Ub R1 T C D R01 F1 F B UC RC A
2 U
4
习题 2.1 图
D
（b）
习题 2.2 图
（1）如开关上扳用逻辑 1 表示，下扳则用逻辑 0 表示；灯亮用 逻辑 1 表示，灯灭则用逻辑 0 表示。根据功能表可写出电路的真值 表如习题表 2.2 所示，由真值表写出电路的逻辑表达式为：
习题表 2.2 A B 1 1 1 0 0 1 0 0 F 1 0 0 1 习题表 2.3 A B 0 0 0 1 1 0 11 F 1 0 0 1
A 1 1 0 0
习题表 2.4
B 1 0 1 0 F 0 1 1 0
习题表 2.5 A B 0 0 0 1 1 0 1 1 F 0 1 1 0
逻辑 1 表示。根据功能表可写出电路的真值表如习题表 2.5 所示，由真值表写出电路的逻辑 表达式为：
36
由上面分析可知，电路实现的是与非的逻辑功能，逻辑表达式为：
ห้องสมุดไป่ตู้
F A B C 电路中的二极管 D 起到电平移位的作用。 输出的高低电平值：UOH=3.6V UOL=0.3V。 输入的高低电平值：UIH=3.6V UIL=0.3V. 5 0.7 输入端的短路电流：IIL= 1.075mA 。 4 习题 2.4 用内阻足够大的万用表测量习题 2.4 图 TTL 与非门电路的一个悬空输入端的 电压 UI，在下列情况下，表的读数各为多少？ ⑴ 其余输入端全部悬空时； ⑵ 其余输入端全部接 UCC 时； ⑶ 其余输入端全部接地时； ⑷ 其余输入端全部接 0.3V 时； ⑸ 其余输入端有一个接地时。
F AB AB A B 习题 2.2 已知电路如习题 2.2 图（a）所示。 ⑴ 写出 F1、F2、F3 和 F 与输入之间的逻辑表达式； ⑵ 画出逻辑图； ⑶ 给定各输入波形如习题 2.2 图（b）所示。试画出 F1、F2、F3 和 F 的波形图。
35
解： （1）电路是由分立元件组成，可分为三部分： 第一部分，是由二极管组成的两个与门电路， 输入变量分别为 A、B 和 C、D，输出变量分别为 F1 和 F2，其逻辑关系表达式为：
34
习题题解
习题 2.1 灯控制电路如习题 2.1 图所示。试写出电路的功能表、真值表和逻辑表达式。 解：当开关 A、B 同时上扳或下扳时，灯 F 才亮。由此可写出电路功能表如习题表 2.1 所示。开关 A、B 和灯 F 只有两种相反的状态，可选用逻辑 0 和逻辑 1 来代表相应的状态。 然而选用的表示方式不同，所得到的真值表和逻辑表达式也不同。
答：A；B 题 2.13 答： CMOS 门电路的静态功耗 非常低 。 随着输入信号频率的增加， 功耗也会 增 加 。 题 2.14 答：TTL 电路时间延迟的主要原因是由载流子的聚集和消散引起的，CMOS 反 相器产生传输延迟的主要原因是由于集成电路 内部电阻和容性负载 。 （A) 反相器； (B) 内部电阻和容性负载； （C）电阻； (D) 电源。 题 2.15 答：双极型 TTL 两种载流子工作的电流控制器件在抗幅射能力方面比单极型 CMOS 一种载流子工作的电压控制器件 弱 。因为射线辐射对 多子 浓度影响不大。 （A）多子； (B) 强； （C）弱； (D) 少子。
A B C D
&
≥1 F
F2 CD F1 AB 第二部分，是由二极管组成的或门电路，输入 变量为 F1 和 F2，输出变量是 F3，其逻辑关系表达 式为：
A
习题 2.2 图（c）
B
F3 AB CD 第三部分，是由三极管组成的非门 电路，输入变量为 F3，输出变量是 F， 其逻辑关系表达式为： F F 3 AB CD 由上可知，该分立电路实现的是与 或非的逻辑功能。 （2）通过上面分析，分立电路所实 现的是与或非的逻辑功能。 该电路可等效 为与或非门，其等效图如习题 2.2 图（c） 所示。 （3） 当给定各输入波形。 可画出 F1、 F2、F3 和 F 的波形图，如习题 2.2 图（d） 所示。
思考题题解
题 2.1 TTL 标准与非门电路由哪几部分组成？ 答：输入级；中间级；输出级。 题 2.2 TTL 与非门的电压传输特性说明什么问题？从特性曲线上可以得到 UOH、UOL、 UIH 和 UIL 等参数，这些参数代表什么意义？ 答：与非门的电压传输特性指的是与非门输入电压 UI 和输出电压 UO 之间的关系曲线。 UOH 是与非门电压传输特性曲线截止区的输出电压，称作输出高电平。UOL 是电压传输特性 曲线导通区的输出电压，称作输出低电平。UIH 和 UIL 分别是输入高电平和输入低电平。 题 2.3 TTL 电路实现线与逻辑功能可以采用集电极开路门和三态门，试说明其原理。 答：线与是指在实际应用中，把输出端直接并联使用，实现与逻辑功能。为了实现线