微电子技术第6章 集成电路设计的EDA系统PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第6章 集成电路设计的EDA系统
1)掌握集成电路设计的EDA系统在设计中的作用。 2)了解VHDL语言的使用、建模及模拟。 3)掌握工艺模拟的实现。
第6章 集成电路设计的EDA系统
6.1 集成电路设计的EDA系统概述 6.2 VHDL及模拟 6.3 综合 6.4 逻辑模拟 6.5 电路模拟 6.6 时序分析和混合模拟 6.7 版图设计的EDA工具 6.8 器件模拟 6.9 工艺模拟 6.10 计算机辅助测试技术
6.4.3 逻辑模拟的算法
1.编译方式 2.表格驱动方式 1)可以考虑器件的延迟时间，因此可以用来模拟异步电路； 2)它是一种面向事件的模拟方式。 3.硬件加速方式
6.5 电路模拟
6.5.1 电路模拟概述 6.5.2 电路模拟的基本功能 1)直流分析：用来决定电路的直流工作点。 2)交流分析：通常是指以频率为变量，例如输入正弦信号，在不同频 率点上求出稳态下输出端和其他节点的电压或支路电流的幅值和相位。 3)瞬态分析：是在用户规定的时间间隔内计算输出变量随时间变化的 函数。 4)温度特性分析：是指在不同温度下进行上述分析，通过比较求出电 路的温度特性。
6.4 逻辑模拟
表6-2 四值逻辑真值表
(3)五值逻辑 五值逻辑的逻辑值包括0、1、上升瞬变值↑、下降瞬变值 ↓和不定态μ，可以较精确地检测出电路的静态冒险，但不能检查动态 冒险。 3.信号的逻辑强度
6.4 逻辑模拟
图6-3 九态之间的关系
6.4 逻辑模拟
图6-4 逻辑模拟程序的框架
6.4 逻辑模拟
5.输出处理 6.5.4 电路描述
6.5 电路模拟
图6-5 反相器电路
6.5 电路模拟
表6-4 SPICE软件输入文件的基本格式
表6-4 SPICE软件输入文件的基本格式
6.5.5 开关级模拟
6.6 时序分析和混合模拟
6.6.1 时序分析的基本原理
图6-6 时序分析软件框图
1.元器件级时序分析 (1)简化的元器件模型和查表技术 在电路模拟软件中，80%～90%的 模拟时间用于模型方程的计算。 (2)宏元器件模型 除了NMOS晶体管模型和PMOS晶体管模型外，时 序分析有专门的语句可以描述一系列宏元器件。
6.8 器件模拟
7 Y.MESHDEPTH=1.0 H1=0.125 8 Y.MESHDEPTH=1.0 H1=0.250 9 COMMENTEliminate some unnecessary substrate nodes
6.9 工艺模拟
6.9.1 工艺模拟的基本概念 6.9.2 工艺模拟的基本内容 1.可处理的工艺过程和材料 2.工艺模型 3.输出信息 6.9.3 工艺模拟的输入文件
6.5 电路模拟
表6-3 电路分析类型及相应的关键词
6.5.3 电路模拟软件的基本结构 1.输入处理 2.模型处理 3.建立电路方程
6.5 电路模拟
4.电路方程求解 1)线性电路的直流分析：电路中只含线性元器件，而且电路中的电容 开路，电感短路，所有的时间求导为零。 2)非线性电路的直流分析：电路元器件中有非线性元器件，但电路仍 开路，电感保持短路，所有的时间求导为零。 3)交流分析：在考虑交流情况时，会出现容抗和感抗，因此电路方程 组是复变的线性方程组，系数矩阵是复数矩阵。 4)瞬态分析：瞬态分析建立的是一个常微分方程组。
6.4 逻辑模拟
6.4.1 逻辑模拟概述 6.4.2 逻辑模拟的建模机理 1.延迟模型 1)零延迟：认为所有的元器件都没有延迟。 2)单位延迟：这时假定所有元器件具有相同的延迟，即ΔT=1。 3)指定延迟：对于不同的元器件类型赋以不同的延迟时间，或者对于 各个元器件赋以不同延迟。 4)最小-最大延迟：这种延迟由一对最小和最大值来确定。 5)惯性延迟：这是指在逻辑门的输入改变后，在某一时刻t1前，门的输 出不变，在某一时刻t2后开始变化，而在时刻t3发生确定的变化。 2.信号模型
6.4 逻辑模拟
(1)三值逻辑 三值逻辑是除了0、1两个逻辑状态外，引入第三个逻辑
状态μ，用来表示电路中的不确定态，如记忆器件未指定的初始态、不
可预测的振荡态和一些无关态等，其真值表见表6-1。
表6-1 三值逻辑真值表
表6-1 三值逻辑真值表
(2)四值逻辑 表6-2为四值逻辑真值表。 表6-2 四值逻辑真值表
图6-12 版图检查和验证
6.7 版图设计的EDA工具
1.几何设计规则检查(DRC) 2.电学规则检查(ERC) 3.网表一致性检查(LVS) 4.电路功能和性能验证(后仿真) 6.7.6 制版技术
图6-13 矩形分割
6.8 器件模拟
6.8.1 器件模拟的基本概念 6.8.2 器件模拟的基本原理 (1)归一化 为减少计算机的乘除操作次数，提高计算机效率及管理数 据的方便，首先对方程式进行归一化。 (2)建立网格 为了用数值方法求解器件性能，必须将所模拟的半导体 区域划分为有限数目的若干小块，这些小块必须足够小，以使基本方 程中各个相关的变量在相邻的两小块中具有简单的代数关系。 (3)离散化 连续性的基本方程组和偏微分方程组将在所建立的网格系 统的结点上，用有限差分法进行离散化。 (4)迭代求解 由于差分方程为偏微分方程的近似，其解则为连续性偏 微分方程的近似解。 6.8.3 器件模拟的功能及模型
6.8 器件模拟
1.可处理的器件类型 2.可模拟的材料 3.可完成的电学分析 4.可获得的电学特性和电学参数 5.所用模型 6.8.4 器件模拟的输入文件 1 TITLENMOSFET OUTPUT CHARACTERISTICS 2 COMMENTSpecify a rectangular mesh 3 MESHSMOOTH=1 4 X.MESHWIDTH=3.0 H1=0.125 5 Y.MESHN=1 L=-0.125 6 Y.MESHN=3 L=0
1)单元选择：在初始布局中，先选择一个单元作为“中心单元”或称 “种子单元”，然后按照“选择规则”，根据布局目标，构造选择函 数，对未安置的单元进行迭代运算，从中选出一个单元，选择规则与 单元间的连接度紧密相关，一般选择与已安置单元连接度最大的单元 作为选出单元。 2)单元安置：把选出的单元根据“安置规则”安置在已安置的单元旁 边，一经安置，该单元不再移动。
6.7 版图设计的EDA工具
6.7 版图设计的EDA工具
图6-9 几种计算方法
(2)改进布局 改进布局的典型过程是选择一个单元或单元集，将其位 置与有关的候选位置进行交换，形成新的布局，通过计算对这一布局 进行判断，如果得到改善，则以它代替原有布局，否则原有布局不变， 直到找不到更好的布局方案为止。 3.自动布线
6.1 集成电路设计的EDA系统概述
在电子系统的大部分设计中都采用了CAD技术来实现。对电子 产品的设计文件自动完成逻辑编译、逻辑化简、逻辑综合、逻辑 优化和仿真测试，直至实现电子系统功能的全过程，称为电子设 计自动化(Electronic Design Automation，EDA)。
6.2 VHDL及模拟
6.7 版图设计的EDA工具
图6-10 门阵列通道划分
② 线网在通道中的分配一般采用两端子相连的李氏法，
6.7 版图设计的EDA工具
对于多端线网将其分解成两端线网来处理。判断线网分配是否合理的 标准包括通道容量和通道最大布线密度，通道容量是指通道一个重叠 区中允许的最大线网数；布线密度是指通道一个重叠区中的线网数， 重叠区宽度就是通道宽度。线网分配通过罚函数进行控制，即首先用 李氏法进行布线，找出关键通道(线网密度超过通道容量的通道)，然后 采用罚函数，将关键通道中的一些线网拆除，一般对超过量大的先拆， 走线方案多的先拆，对拆除的线网重新布线，重复这个过程，直到所 有通道的线网密度小于通道容量或所有通道线网分布比较均匀为止。 总体布线仅考虑线网在布线区中的分配，而不确定线网的各个部分在 布线区域中的具体位置。
6.2.1 VHDL概述 6.2.2 VHDL的建模机理 1.设计实体与结构体
图6-1 程序综合后的电路图
6.2 VHDL及模拟
2.进程 3.信号 4.行为描述 5.结构描述 6.2.3 VHDL的模拟算法
图6-2 基本模拟算法的过程
6.2 VHDL及模拟
6.2.4 VHDL的模拟环境 (1)属性 VHDL中利用属性的概念可以获得某些特性信息，建立时域 模型，可以解决对一些必要信息提取较困难的问题。 (2)断言、报告语句 VHDL提供断言、报告语句。 (3)决断信号和决断函数 二者主要用于实现适当的冲突仲裁，决断函 数是用户定义的函数。 (4)对象和数据类型 VHDL中主要有信号、变量、常量和文件四类对 象；同时具有很丰富的数据类型和定义新数据类型的能力。 (5)设计库 用于存储设计单元以便调用和仿真，可以对已完成的设计 进行共享。 (6)“测试台”技术 用于模拟验证。
1.测试向量生成
6.10 计算机辅助测试技术
图6-14 有故障的逻辑电路图
1)对假定故障选择一个原始D立方。
6.10 计算机辅助测试技术
2)导出电路中每个器件的传播D立方，敏化从故障源到输出端所有可能 路径，即D驱动，D驱动一直进行到某个输出端为D或；将原始D立方 与D3的传播立方求交，则得c d e f.g∶1 0 1D.。 3)线合理性操作，导出相应的输入端逻辑值，它满足D驱动所要求的逻 辑。 2.故障模拟和计算机辅助可测性设计 1)固定型故障：这是最常用的故障模型，包括了一般的物理故障。 2)桥接故障：桥接故障是指当逻辑电路中的某两条线发生短路时，会 导致信号“线与”、“线或”，从而改变器件的逻辑关系，并且可能 造成反馈回路，使组合电路变成时序电路。 3)开路故障：这是CMOS数字电路中特有的故障，不能用一般的固定型 故障来等效，通常在开关级处理。
6.6 时序分析和混合模拟
(3)求解的基本方程 前面谈到时序分析软件的特点是不求解电路的联 立方程，而是认为信号顺序地从一个门传送到下一个门。 2.门级时序分析
图6-7 建立时间和保持时间
6.6 时序分析和混合模拟
6.6.2 混合模拟
逻辑模拟、电路模拟和时序分析三者各有特点，可以将这三种技术结合在一 起，并通过适当的处理，根据用户对电路各部分的不同要求，调用不同的分 析程序分析不同的电路部分。即对于影响电路性能的关键通路部分用电路模 拟软件进行精确模拟，对电路的其他部分用快速的门级逻辑模拟软件和时序 分析软件进行分析，以检查电路中的时序错误。
6.7 版图设计的EDA工具
6.7.1 版图设计的基本概念 6.7.2 版图的自动设计
图6-8 自动版图设计的层次处理方法
1.逻辑划分 2.布图规划和自动布局 (1)初始布局 初始布局就是根据电路的约束条件，按照布局的总体目 标和评价标准，将单元放置在芯片的特定位置。
6.7 版图设计的EDA工具
6.3 综合
6.3.1 高级综合 1)中间数据结构的生成：综合时首先要对输入的行为描述进行编译， 然后将编译结果转换为适于综合的、信息完备的中间数据结构。 2)调度(Scheduling)：CDFG(控制数据流图)中的CFG(控制流图)用于生 成电路的控制信息，DFG(数据流图)用于生成电路的数据通道。 3)分配(Allocation)：分配的任务是根据每个控制步的寄存器传输推导 出数据通道，即确定数据操作、传输、存储的相应硬件单元。 4)分配结束后产生设计的数据通道部分：另外，根据控制流图及调度 过程中产生的状态信息，可利用传统的RTL综合技术综合出控制器部 分。 6.3.2 布线是按线网的顺序执行的，因此最终布线 结果依赖于线网的顺序。 (2)面向布线区的分级布线算法 这是一种并行算法，通过整体规划， 尽量使线网在布线区中的分布或具体的布线达到总体最优或准优。 1)总体布线：主要包括通道划分和线网在通道中的分配。 ① 通道划分是指将布线区分成若干水平和垂直的布线通道。对于门阵 列或标准单元结构，将单元区中的垂直走线作为垂直通道，单元区之 间的布线区作为水平通道，单元区和输入输出单元区之间的布线区分 成两个水平通道和两个垂直通道，如图6-10所示。对于积木块单元结 构，由于单元的大小和形状是任意的，一般根据拐点将通道区分成很 多小矩形，再将一些小矩形合成水平及垂直的通道区。
6.7 版图设计的EDA工具
图6-11 版图自动布局布线的流程
2)通道布线：线网分配完成后，经过适当的通道布线顺序选择，
6.7 版图设计的EDA工具
对分配到通道区的线网确定在通道区的具体位置，在各个通道单独完 成通道布线。 6.7.3 版图的半自动设计 6.7.4 版图的人工设计 6.7.5 版图检查与验证
1)掌握集成电路设计的EDA系统在设计中的作用。 2)了解VHDL语言的使用、建模及模拟。 3)掌握工艺模拟的实现。
第6章 集成电路设计的EDA系统
6.1 集成电路设计的EDA系统概述 6.2 VHDL及模拟 6.3 综合 6.4 逻辑模拟 6.5 电路模拟 6.6 时序分析和混合模拟 6.7 版图设计的EDA工具 6.8 器件模拟 6.9 工艺模拟 6.10 计算机辅助测试技术
6.4.3 逻辑模拟的算法
1.编译方式 2.表格驱动方式 1)可以考虑器件的延迟时间，因此可以用来模拟异步电路； 2)它是一种面向事件的模拟方式。 3.硬件加速方式
6.5 电路模拟
6.5.1 电路模拟概述 6.5.2 电路模拟的基本功能 1)直流分析：用来决定电路的直流工作点。 2)交流分析：通常是指以频率为变量，例如输入正弦信号，在不同频 率点上求出稳态下输出端和其他节点的电压或支路电流的幅值和相位。 3)瞬态分析：是在用户规定的时间间隔内计算输出变量随时间变化的 函数。 4)温度特性分析：是指在不同温度下进行上述分析，通过比较求出电 路的温度特性。
6.4 逻辑模拟
表6-2 四值逻辑真值表
(3)五值逻辑 五值逻辑的逻辑值包括0、1、上升瞬变值↑、下降瞬变值 ↓和不定态μ，可以较精确地检测出电路的静态冒险，但不能检查动态 冒险。 3.信号的逻辑强度
6.4 逻辑模拟
图6-3 九态之间的关系
6.4 逻辑模拟
图6-4 逻辑模拟程序的框架
6.4 逻辑模拟
5.输出处理 6.5.4 电路描述
6.5 电路模拟
图6-5 反相器电路
6.5 电路模拟
表6-4 SPICE软件输入文件的基本格式
表6-4 SPICE软件输入文件的基本格式
6.5.5 开关级模拟
6.6 时序分析和混合模拟
6.6.1 时序分析的基本原理
图6-6 时序分析软件框图
1.元器件级时序分析 (1)简化的元器件模型和查表技术 在电路模拟软件中，80%～90%的 模拟时间用于模型方程的计算。 (2)宏元器件模型 除了NMOS晶体管模型和PMOS晶体管模型外，时 序分析有专门的语句可以描述一系列宏元器件。
6.8 器件模拟
7 Y.MESHDEPTH=1.0 H1=0.125 8 Y.MESHDEPTH=1.0 H1=0.250 9 COMMENTEliminate some unnecessary substrate nodes
6.9 工艺模拟
6.9.1 工艺模拟的基本概念 6.9.2 工艺模拟的基本内容 1.可处理的工艺过程和材料 2.工艺模型 3.输出信息 6.9.3 工艺模拟的输入文件
6.5 电路模拟
表6-3 电路分析类型及相应的关键词
6.5.3 电路模拟软件的基本结构 1.输入处理 2.模型处理 3.建立电路方程
6.5 电路模拟
4.电路方程求解 1)线性电路的直流分析：电路中只含线性元器件，而且电路中的电容 开路，电感短路，所有的时间求导为零。 2)非线性电路的直流分析：电路元器件中有非线性元器件，但电路仍 开路，电感保持短路，所有的时间求导为零。 3)交流分析：在考虑交流情况时，会出现容抗和感抗，因此电路方程 组是复变的线性方程组，系数矩阵是复数矩阵。 4)瞬态分析：瞬态分析建立的是一个常微分方程组。
6.4 逻辑模拟
6.4.1 逻辑模拟概述 6.4.2 逻辑模拟的建模机理 1.延迟模型 1)零延迟：认为所有的元器件都没有延迟。 2)单位延迟：这时假定所有元器件具有相同的延迟，即ΔT=1。 3)指定延迟：对于不同的元器件类型赋以不同的延迟时间，或者对于 各个元器件赋以不同延迟。 4)最小-最大延迟：这种延迟由一对最小和最大值来确定。 5)惯性延迟：这是指在逻辑门的输入改变后，在某一时刻t1前，门的输 出不变，在某一时刻t2后开始变化，而在时刻t3发生确定的变化。 2.信号模型
6.4 逻辑模拟
(1)三值逻辑 三值逻辑是除了0、1两个逻辑状态外，引入第三个逻辑
状态μ，用来表示电路中的不确定态，如记忆器件未指定的初始态、不
可预测的振荡态和一些无关态等，其真值表见表6-1。
表6-1 三值逻辑真值表
表6-1 三值逻辑真值表
(2)四值逻辑 表6-2为四值逻辑真值表。 表6-2 四值逻辑真值表
图6-12 版图检查和验证
6.7 版图设计的EDA工具
1.几何设计规则检查(DRC) 2.电学规则检查(ERC) 3.网表一致性检查(LVS) 4.电路功能和性能验证(后仿真) 6.7.6 制版技术
图6-13 矩形分割
6.8 器件模拟
6.8.1 器件模拟的基本概念 6.8.2 器件模拟的基本原理 (1)归一化 为减少计算机的乘除操作次数，提高计算机效率及管理数 据的方便，首先对方程式进行归一化。 (2)建立网格 为了用数值方法求解器件性能，必须将所模拟的半导体 区域划分为有限数目的若干小块，这些小块必须足够小，以使基本方 程中各个相关的变量在相邻的两小块中具有简单的代数关系。 (3)离散化 连续性的基本方程组和偏微分方程组将在所建立的网格系 统的结点上，用有限差分法进行离散化。 (4)迭代求解 由于差分方程为偏微分方程的近似，其解则为连续性偏 微分方程的近似解。 6.8.3 器件模拟的功能及模型
6.8 器件模拟
1.可处理的器件类型 2.可模拟的材料 3.可完成的电学分析 4.可获得的电学特性和电学参数 5.所用模型 6.8.4 器件模拟的输入文件 1 TITLENMOSFET OUTPUT CHARACTERISTICS 2 COMMENTSpecify a rectangular mesh 3 MESHSMOOTH=1 4 X.MESHWIDTH=3.0 H1=0.125 5 Y.MESHN=1 L=-0.125 6 Y.MESHN=3 L=0
1)单元选择：在初始布局中，先选择一个单元作为“中心单元”或称 “种子单元”，然后按照“选择规则”，根据布局目标，构造选择函 数，对未安置的单元进行迭代运算，从中选出一个单元，选择规则与 单元间的连接度紧密相关，一般选择与已安置单元连接度最大的单元 作为选出单元。 2)单元安置：把选出的单元根据“安置规则”安置在已安置的单元旁 边，一经安置，该单元不再移动。
6.7 版图设计的EDA工具
6.7 版图设计的EDA工具
图6-9 几种计算方法
(2)改进布局 改进布局的典型过程是选择一个单元或单元集，将其位 置与有关的候选位置进行交换，形成新的布局，通过计算对这一布局 进行判断，如果得到改善，则以它代替原有布局，否则原有布局不变， 直到找不到更好的布局方案为止。 3.自动布线
6.1 集成电路设计的EDA系统概述
在电子系统的大部分设计中都采用了CAD技术来实现。对电子 产品的设计文件自动完成逻辑编译、逻辑化简、逻辑综合、逻辑 优化和仿真测试，直至实现电子系统功能的全过程，称为电子设 计自动化(Electronic Design Automation，EDA)。
6.2 VHDL及模拟
6.7 版图设计的EDA工具
图6-10 门阵列通道划分
② 线网在通道中的分配一般采用两端子相连的李氏法，
6.7 版图设计的EDA工具
对于多端线网将其分解成两端线网来处理。判断线网分配是否合理的 标准包括通道容量和通道最大布线密度，通道容量是指通道一个重叠 区中允许的最大线网数；布线密度是指通道一个重叠区中的线网数， 重叠区宽度就是通道宽度。线网分配通过罚函数进行控制，即首先用 李氏法进行布线，找出关键通道(线网密度超过通道容量的通道)，然后 采用罚函数，将关键通道中的一些线网拆除，一般对超过量大的先拆， 走线方案多的先拆，对拆除的线网重新布线，重复这个过程，直到所 有通道的线网密度小于通道容量或所有通道线网分布比较均匀为止。 总体布线仅考虑线网在布线区中的分配，而不确定线网的各个部分在 布线区域中的具体位置。
6.2.1 VHDL概述 6.2.2 VHDL的建模机理 1.设计实体与结构体
图6-1 程序综合后的电路图
6.2 VHDL及模拟
2.进程 3.信号 4.行为描述 5.结构描述 6.2.3 VHDL的模拟算法
图6-2 基本模拟算法的过程
6.2 VHDL及模拟
6.2.4 VHDL的模拟环境 (1)属性 VHDL中利用属性的概念可以获得某些特性信息，建立时域 模型，可以解决对一些必要信息提取较困难的问题。 (2)断言、报告语句 VHDL提供断言、报告语句。 (3)决断信号和决断函数 二者主要用于实现适当的冲突仲裁，决断函 数是用户定义的函数。 (4)对象和数据类型 VHDL中主要有信号、变量、常量和文件四类对 象；同时具有很丰富的数据类型和定义新数据类型的能力。 (5)设计库 用于存储设计单元以便调用和仿真，可以对已完成的设计 进行共享。 (6)“测试台”技术 用于模拟验证。
1.测试向量生成
6.10 计算机辅助测试技术
图6-14 有故障的逻辑电路图
1)对假定故障选择一个原始D立方。
6.10 计算机辅助测试技术
2)导出电路中每个器件的传播D立方，敏化从故障源到输出端所有可能 路径，即D驱动，D驱动一直进行到某个输出端为D或；将原始D立方 与D3的传播立方求交，则得c d e f.g∶1 0 1D.。 3)线合理性操作，导出相应的输入端逻辑值，它满足D驱动所要求的逻 辑。 2.故障模拟和计算机辅助可测性设计 1)固定型故障：这是最常用的故障模型，包括了一般的物理故障。 2)桥接故障：桥接故障是指当逻辑电路中的某两条线发生短路时，会 导致信号“线与”、“线或”，从而改变器件的逻辑关系，并且可能 造成反馈回路，使组合电路变成时序电路。 3)开路故障：这是CMOS数字电路中特有的故障，不能用一般的固定型 故障来等效，通常在开关级处理。
6.6 时序分析和混合模拟
(3)求解的基本方程 前面谈到时序分析软件的特点是不求解电路的联 立方程，而是认为信号顺序地从一个门传送到下一个门。 2.门级时序分析
图6-7 建立时间和保持时间
6.6 时序分析和混合模拟
6.6.2 混合模拟
逻辑模拟、电路模拟和时序分析三者各有特点，可以将这三种技术结合在一 起，并通过适当的处理，根据用户对电路各部分的不同要求，调用不同的分 析程序分析不同的电路部分。即对于影响电路性能的关键通路部分用电路模 拟软件进行精确模拟，对电路的其他部分用快速的门级逻辑模拟软件和时序 分析软件进行分析，以检查电路中的时序错误。
6.7 版图设计的EDA工具
6.7.1 版图设计的基本概念 6.7.2 版图的自动设计
图6-8 自动版图设计的层次处理方法
1.逻辑划分 2.布图规划和自动布局 (1)初始布局 初始布局就是根据电路的约束条件，按照布局的总体目 标和评价标准，将单元放置在芯片的特定位置。
6.7 版图设计的EDA工具
6.3 综合
6.3.1 高级综合 1)中间数据结构的生成：综合时首先要对输入的行为描述进行编译， 然后将编译结果转换为适于综合的、信息完备的中间数据结构。 2)调度(Scheduling)：CDFG(控制数据流图)中的CFG(控制流图)用于生 成电路的控制信息，DFG(数据流图)用于生成电路的数据通道。 3)分配(Allocation)：分配的任务是根据每个控制步的寄存器传输推导 出数据通道，即确定数据操作、传输、存储的相应硬件单元。 4)分配结束后产生设计的数据通道部分：另外，根据控制流图及调度 过程中产生的状态信息，可利用传统的RTL综合技术综合出控制器部 分。 6.3.2 布线是按线网的顺序执行的，因此最终布线 结果依赖于线网的顺序。 (2)面向布线区的分级布线算法 这是一种并行算法，通过整体规划， 尽量使线网在布线区中的分布或具体的布线达到总体最优或准优。 1)总体布线：主要包括通道划分和线网在通道中的分配。 ① 通道划分是指将布线区分成若干水平和垂直的布线通道。对于门阵 列或标准单元结构，将单元区中的垂直走线作为垂直通道，单元区之 间的布线区作为水平通道，单元区和输入输出单元区之间的布线区分 成两个水平通道和两个垂直通道，如图6-10所示。对于积木块单元结 构，由于单元的大小和形状是任意的，一般根据拐点将通道区分成很 多小矩形，再将一些小矩形合成水平及垂直的通道区。
6.7 版图设计的EDA工具
图6-11 版图自动布局布线的流程
2)通道布线：线网分配完成后，经过适当的通道布线顺序选择，
6.7 版图设计的EDA工具
对分配到通道区的线网确定在通道区的具体位置，在各个通道单独完 成通道布线。 6.7.3 版图的半自动设计 6.7.4 版图的人工设计 6.7.5 版图检查与验证