用于SAR ADC的片上多模式基准电压产生电路的设计

0引言
随着工业物联网的发展,人们需要处理更多自然界中的信号。

自然界中声、光、电等模拟信号需要经过模拟-数字转换器(Analog-Digital Convertor,ADC)转换成数字信号才能被数字系统进一步处理。

逐次逼近(Successive Approximation Register,SAR)型ADC因其低电源压、低功耗、与数字电路兼容性好的优点,在传感器、物联网等中等精度(10bit~12bit)、中等速度(50ks/s~200ks/s)领域应用广泛。

主流的SAR ADC一般通过电容的电荷分享的原理实现SAR逻辑的算法,电容型SAR ADC的优点是:电容阵列没有静态功耗,利于低功耗设计;电容的匹配性较好,精度接近12bit。

电容型SAR ADC需要一个有驱动能力的缓冲器为电容阵列提供一个参考电压。

这个参考电压作为ADC 的满量程电压,需要有较高的精度,保证ADC的满量程不随时间、电源电压变化;SAR ADC电容切换后,参考电压需要能快速恢复,因此,参考电路还需要有驱动能力。

在传统的设计中,这样一个参考电压产生电路需功耗很大,有时甚至超过SAR ADC本身的功耗。

本文提出了一种可以根据应用场景灵活使用的参考电压产生电路(Reference Voltage Generator,RVG)。

根据
用于SAR ADC的片上多模式基准电压产生电路的设计侯佳力1,2,3,胡毅1,2,3,何洋1,2,3,王小曼1,2,3,杨小坤1,2,3
(1.北京智芯微电子科技有限公司,北京100192;
2.国家电网公司重点实验室电力芯片设计分析实验室,北京100192;
3.北京市电力高可靠性集成电路设计工程技术研究中心,北京100192)
摘要:针对工业物联网等应用场景中ADC的供电电压范围宽、功耗要求苛刻等问题,提出了一种配置灵活、低功耗、低噪声的片上基准电压产生电路,为ADC提供与电源无关满量程电压。

该电路在电源电压为2.65V~3.6V时提供2.5V参考电压,电源电压为2.2V~3.6V时提供1.5V的参考电压。

该电路可以配置成片外电容模式,关闭缓冲器电路,降低整体的功率;还可以配置成内部缓冲器模式,减小基准电压产生电路的建立时间,从而降低ADC单次采样消耗的能量。

芯片测试结果表明,该方案能够满足ADC在各种应用条件下的精度和速度需求。

关键词:ADC;参考电压产生电路;功率;能量
中图分类号:TN752文献标识码:A DOI:10.16157/j.issn.0258-7998.174395
中文引用格式:侯佳力,胡毅,何洋,等.用于SAR ADC的片上多模式基准电压产生电路的设计[J].电子技术应用,2018, 44(7):34-37,41.
英文引用格式:Hou Jiali,Hu Yi,He Yang,et al.Design of integrated multi-mode reference voltage generator for SAR ADC[J]. Application of Electronic Technique,2018,44(7):34-37,41.
Design of integrated multi-mode reference voltage generator for SAR ADC Hou Jiali1,2,3,Hu Yi1,2,3,He Yang1,2,3,Wang Xiaoman1,2,3,Yang Xiaokun1,2,3
(1.Beijing Smart-Chip Microelectronics Technology Co.,Ltd.,Beijing100192,China;
2.State Grid Key Laboratory of Power Industrial Chip Design and Analysis Technology,Beijing100192,China;
3.Beijing Engineering Research Center of High-reliability IC with Power Industrial Grade,Beijing100192,China)
Abstract:Aiming at the problems of complex supply voltage and high sensitivity of power in ADC for the industrial Internet of Things,this paper presents a flexible,low power and low noise reference voltage generator for the SAR ADC to obtain good PSRR and a stable supply-independent full-scale range.The2.5V or1.5V is available based on the different range of supply voltage (2.65V~3.6V or2.2V~3.6V).This circuit support off-chip capacitor to provide transient current for the ADC to avoid the power-hungry integrated buffer in series sampling mode.An energy-efficient mode which uses integrated buffer rather than off-chip capacitor can be configured to obtain short setting time to save energy during each one-shot sample.Testing result shows the cir⁃cuit can save power/energy with no loss in ADC performance.
Key words:ADC;reference voltage generator;power;energy
在保证性能的前提下,兼具电源电压低、功耗低、应用灵
活的优点。

1SAR ADC基本原理
图1所示为电荷型SAR ADC的基本架构[1]。

SAR
ADC的基本结构包含一个比较器、一个数字模拟转换器
(Digital-Analog Convertor,DAC)和一个逐次逼近控制器
(SAR Logic)。

DAC采用电荷按比例缩放的结构,通过比
例电容的切换实现将输入信号与基准电压V REF进行比
较。

对于一个N bit分辨率的ADC,最后的数字输出用模
拟量表示为:
V out=(B N-1·2-1+B N-2·2-2+…+B0·2-N)·V REF(1)
其中,B N-1,B N-2,…,B0为N bit ADC量化后的数字输出
结果。

其中V REF是ADC的满量程参考电压,当ADC的电
容阵列切换时,会对V REF造成扰动,但下一次切换时,需
要V REF恢复。

因此,RVG电路需要有较大带宽,并能提
供大瞬态电流。

目前的商用芯片中,有些芯片需要将
V REF直接连接到电源电压上,如意法半导体的STM32芯
片[2],但是其缺点是ADC的满量程电压与电源电压相关,
不适用于电源电压有较大波动的场景;有些芯片集成了
内部参考电压产生电路,可以产生出与电源电压无关的
参考电压,但是没有驱动能力,需要外接片外电容,启动
时间接近20ms,如TI公司的MSP430[3]芯片;有些芯片
中集成有内部参考电压产生电路和缓冲器电路,但功耗
很大,如NXP公司的KL17[4],ADC使用时,最大功耗高
达1.7mA。

本文提出了一种可以根据应用场景灵活选择工作
模式的片上RVG电路。

2RVG电路原理
本文提出的ADC如图2所示,芯片内部集成RVG电
路。

RVG电路包含:带有斩波(chopper)功能的带隙基准
电路[5];可以提供1.5V或2.5V输出电压的电压倍增电
路;低通滤波器电路;带有驱动能力的缓冲器(buffer)电
路;模式选择开关;电荷泄放开关M1;滤波与防闩锁
(latch up)电阻R1和R2;R B和L B是对Banding线的建模;
C1是片外电容,大小定为10μF。

在工业物联网的应用中,芯片的供电方式多样,例
如,电池供电、50Hz交流电网取电等,如图3所示。

灵活的供电方式增强了芯片的适应能力,但同时给
芯片设计带来很大挑战。

在互感器供电中,电源电压会
有10%的波动,需要电路有较好的电源抑制比;电池供
电中,需要ADC在低至2.2V的电源电压下可以工作。

为了使ADC有较高的精度、较大的输入范围,希望
ADC的参考电压尽量大。

在一些供电比较稳定的应用
中,例如电源电压保持在2.65V~3.6V以内,用户可以
选择2.5V模式为ADC提供参考电压;在电源变化范围
较大的应用中,如电源电压会在2.2V~3.6V之间波动,
用户可以选择1.5V参考电压,虽然会降低了ADC的精
度,但是保证了ADC在低电源电压下功能正常。

电压倍增电路的结构如图4所示,电压选择开关控
制电阻R3是否接入电路。

当V_SEL=1时,R3被短路
图1SAR ADC的基本结构
图2内部集成RVG的ADC框图
图3芯片的供电模式
图4电压倍增电路的结构图
V out=
R1+R2R
1
V REF(2)
R2=(1/2)R1(3)此时输出电压为1.5V。

当V_SEL=0时,R3接入电路,R3=R1,此时电压倍增电路的输出电压为2.5V。

3SAR ADC工作方式
在传感器和工业物联网中,SAR ADC一般集成在MCU中使用,根据应用场景的变化,整个MCU会在电池供电或电网取电的模式下工作,在不同场景下,ADC的工作模式不同,例如单点采样的工作方式、连续采样的工作方式。

芯片对功耗的要求也不同,有对能量消耗严格的场景,如电池供电;有对功率要求的场景,如连续采样或使用线圈耦合供电。

采用本文提供的RVG电路,通
过合理地选择工作模式,可以分别在单次采样应用和连续采样应用中实现低功耗。

3.1能量高效率应用模式
如果应用中对采样频率要求较低,例如,间隔1s采集环境的温度,ADC会采用单次采样的模式,使能后进行一次采样,立即关闭ADC的使能,进入关断模式,等待下一次采样。

单次采样应用模式如图5所示,ADC消耗的电荷不仅取决于ADC开启时的电流,还取决于ADC完成一次转换的时间。

如图5所示,ADC1(网状曲线)开启时功率较大,ADC2(斜线曲线)开启时功率较小,假设
ADC1的功率P1是ADC2的功率P2的两倍,P1=2×P2,但ADC1采样一次的时间为ADC2的0.1倍,即T1=0.1×T2。

ADC消耗的能量为E=P×T,所以E1=0.2×E2。

即虽然ADC1的功率较大,但是在单点采样的工作方式下,消耗的能量仅为ADC2的1/5。

使用内部buffer时,如图6所示,阴影中的电路处于关断状态。

低通滤波器消除了带隙基准电路的纹波,限制前面电路的噪声;ADC中切换电容时造成的纹波,依靠缓冲器的环路稳定,因此,这种组态下,缓冲器的带宽要求较高,功率很大。

但是,使用内部buffer时,没有大电容,整个电路的建立较快(<1ms),相比于市场上使用片外电容的芯片接近20ms的建立时间,建立时间缩短,一次采样消耗的总能量减小。

仿真和测试结果表明,V REF可以在1ms以内建立到ADC的1/2LSB以内。

3.2功率高效率应用模式
当芯片频繁使用连续采样时,对芯片的功率要求严格,可以配置成片外电容模式,ADC切换电容阵列时,片外电容为电容阵列提供瞬态电流。

另外,大片外电容C1与R1同时构成了低通滤波器,可以滤除带隙基准电路的chopper纹波和噪声。

这种应用方式,由于不需要开启缓冲器,其功率较小;但是,由于每次开启都需要给片外大电容充电,因此,其建立时间很长(<10ms)。

但RVG 电路建立好后,可不再关闭,ADC可以连续运行。

在使用片外电容的工作方式时,当电压倍增电路从2.5V模式向1.5V模式切换时,需要进行电荷的泄放:
Q=C×ΔV=10μF×1V=10μC(4)传统设计中电荷只能通过图4中所示的电阻串流过,为了降低静态功耗,电阻串的电流设计为10μA,要将10μC的电荷泄放,需要长达1s的时间。

因此,在使用片外电容的应用方式中,当切换1.5V/2.5V的过程中,会将M1开关打开,快速泄放电容上的电荷。

图7是参考电压电路开启与切换的过程。

仿真中,对Banding线的寄生电容和电阻进行了建模,如图6所示,L B=5nH,R B=0.3Ω。

图7中的I_CAP分别为通过Banding线给片外电容充放电的电流,在放电阶段,可以提供28mA的放电电流,在参考电压建立阶段,可以提供12mA的充电电流。

参考电压建立到ADC的精度范围需要10ms的时间。

在参考电压2.5V到1.5V的切换过程中,1ms内,参考电
图5ADC单点采样的功耗分析
图6使用内部缓冲器时RVG电路的状态
图7RVG电路使用片外电容时1.5/2.5V切换
压可以从2.5V 降到1V 以下。

RVG 中各个模块的功耗见表1,片上低通滤波器使用MOS 电阻和电容滤波,没有静态功耗。

结合前面的分析,如果ADC 进行单点采样,并每次采样结束后关闭ADC 所有电路,使用片外电容的应用方式,完成一次采样需要1410nC 的电荷;使用内部buffer 的应用方式,完成一次采样需要229nC 的电荷。

如果使用电池供电,采用内部buffer 应用方式,可以有效减小对电池的消耗,延长使用寿命,参考电压产生电路不同应用方式下的参数如表2所示。

当ADC 连续采样,不需要关闭内部参考电压产生电路时,使用片外电容的应用方式可以降低功耗。

另外,如果芯片的供电模式是线圈取电,由于磁感应强度有限,对芯片的功率有一定限制,采用带片外电容的应用模式可以降低其功率。

综上所述,使用内部buffer 是能量高效率的应用模式;而使用片外电容是功率高效率的应用模式。

4芯片测试
本芯片已经在TSMC180nm 工艺下流片,SAR ADC 的版图如图8所示,其中虚线框部分为RVG 电路,其余部分为SAR ADC 。

芯片测试结果如下,RVG 电路的输出电压的启动,稳定性满足SAR ADC 的需求,如图9所示。

使用片上集成的RVG 电路,当芯片电源电压在2.2V~3.6V 时,电路均可正常工作,SAR ADC 的信噪比可以达到66dB ,如图10所示。

5结论
针对工业物联网芯片中供电情况复杂、ADC 使用方式多样功耗要求高的特点,提出了一种全集成多模式RVG 电路,可以根据供电电压范围的不同,选择1.5V/2.35V 电压输出;可以根据ADC 的应用方式配置成能量高效率模式和功率高效率模式。

测试结果表明,该方案稳定性良好,能够为ADC 提供可靠的满量程参考电压。

参考文献
[1]ALLEN P E ,HOLBERG D R.CMOS 模拟集成电路设计[M].
马军,李智群,译.北京:电子工业出版社,2011.
[2]Texas Instrument Inc.MSP430data sheet[Z].2006.[3]STMicroelectronics Company.STM32data sheet[Z].2015.[4]NXP Simiconductors.KL17data sheet[Z].2016.
[5]毕查德·拉扎维.模拟CMOS 集成电路设计[M].陈贵灿,
程军,张瑞智,等,译.西安:西安交通大学出版社,2003.
(收稿日期:2017-10-23)
(下转第41页
)
图8集成RVG 电路的ADC 的版图
电流/μA
带隙基准
73
电压倍增
68
缓冲器240
表1参考电压产生电路中各个模块的工作电流
表2参考电压产生电路不同应用方式下的参数
工作模式使用片外电容使用内部buffer
工作电流/μA
141381
建立时间/ms
10
0.6图9RVG 电路的测试结果
图10使用片上RVG 电路的ADC 的测试结
果
(上接第33页)
[34]LIE D Y C ,MAYEDA J C ,LOPEZ J.Highly efficient 5G
linear power amplifiers(PA)design challenges[C].2017International Symposium on VLSI Design ,Automation and
Test(VLSI-DAT),2017.
[35]BUCKLEY P.Envelope tracking:a game-changer for
smartphones?[EB/OL].(2014-02-24)[2018-02-04].http :///news/envelope-tracking-game-
changer-smartphones.
(收稿日期:2018-02-04)
作者简介:
区力翔(1992-),男,博士研究生,主要研究方向:模拟集成电路设计。

李思臻(1983-),通信作者,女,博士
,助理教授,主要研究方向:模拟与混合信号集成电路设计,E -mail :lisizhen@ 。

余凯(1983-),男,博士,助理教授,主要研究方向:模
拟与混合信号集成电路设计。

作者简介:
侯佳力(1989-),男,硕士,主要研究方向:模拟集成电路设计。

胡毅(1982-),男,硕士,主要研究方向:模拟集成电路设计、芯片技术应用。

何洋(1982-),男,硕士,主要研究方向:模拟集成电路设计。

(上接第37页)
元器件较多,各个器件级联后,输入、输出驻波会恶化,会导致带内平坦度恶化。

采用中频端口混频器前加均衡器,保证带内平坦度达到指标要求。

均衡器里采用空心电感来调试幅度均衡,调试灵活。

电路中使用温补衰减器,可使增益值在高温、低温环境中变化小于2dB 。

测量结果如表2所示。

4结束语
该模块设计指标满足用户指标要求,利用MMIC 和微组装技术大大减小发射通道的体积,降低雷达体积、重量,提高整机性能、质量和可靠性。

随着单片集成电路技术的迅速发展,高密度、高可靠的微电子技术更能满
足现代化雷达的要求。

参考文献
[1]毛小红.高密度集成技术与电子装备小型化[J].电子信息对抗技术,2009,7(4):68-71.
[2]汪婷.S 波段低噪声放大器研究与设计[D].南京:南京理工大学,2013.
[3]廖承恩.微波技术基础[M].西安:西安电子科技大学出版社,2009.[4]曾兴雯.高频电路原理与分析[M].西安:西安电子科技大学出版社,2013.[5]BEHZAD R.Design of analog CMOS integrated circuits[D].
NYC :McGraw-Hill ,2000.[6]田民波.电子封装工程[M].北京:清华大学出版社,2003.
[7]杜丽军.键合互连对微波多芯片组件相位特性的影响[J].电子元件与材料,2013,32(7):54-56.
[8]邹军,谢昶.多芯片组件中金丝金带键合互连的特性比较[J].微波学报,2010(S1):378-380.
[9]彭艳君.基于MEMS 技术的滤波器设计[D].成都:电子科
技大学,2016.
(收稿日期:2017-12-06)
石超(1982-),男,硕士,主要研究方向:微波电路设计。

乔召杰(1989-),男,本科,主要研究方向:微波电路设计。

徐亮(1991-),男,本科,主要研究方向:微波电路设计。

表2测试结果
性能指标增益/dB
平坦度/dB 带内杂波/dBc 本振抑制/dBc 三阶交调/dBc 输入、输出驻波(-)
谐波抑制/dBc
实测值
9.5~10.50.78057661.470规范值10±1≤1
≥60≥55≥55≤1.5≥55图9模块实物图
图8带外抑制&回波损耗
f /GHz
dB(S ,1))
dB(S(1,1))
dB(S(2,2))。