关于数电第五版阎石课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
转换步骤:
(1)写出已有触发器和待求触发器的特性方程。
(2)变换待求触发器的特性方程,使之形式与已有 触发器的特性方程一致。
(3)比较已有和待求触发器的特性方程,根据两个 方程相等的原则求出转换逻辑。
(4)根据转换逻辑画出逻辑电路图。
JK 触发器→RS触发器
变换RS触发器的特性方程,使之形式与 JK触发器的特性 方程一致:
1 1
J=1 K=1 时, Q=0,G 7 输出0,主触发器置1,CLK↓,Q *=1; Q=1,G 8 输出0,主触发器置0,CLK↓,Q *=0。
Q *=Q′
JK 触发器的特性表
JKQ
Q*
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
功能
Q* ? Q
保持
Q* ? 0 置 0
例5.4.3
第二三个CLK==1 1期期间间,, Q=10,,J=J0=,KK==11,, 主触发 发器器被被置置1,0虽;然虽然CLK C下L降K沿下到降达沿时到又达回时到 又J=0回, 从到触K=发0器, 但保从持触输 发出器Q *输=1出。Q *=0.
1 0 11 0
四、边沿触发的触发器
1.用两个电平触发 D触发器组成的边沿触发器
CP
CP D Q2
5.6 触发器的逻辑功能及其描述方法
一、触发器按逻辑功能的分类
按 逻
SR触发器
辑
功
JK 触发器
能
可
D触发器
分
为
T和T' 触发器
SR触发器
1. 特性表
2.特性方程 RS触发器的特性方程为
?Q* ? S ? R?Q
? ?
SR
?
0
(约束条件 )
3.状态转换图
S=1 R=0
S=0 R=×
三、脉冲触发的触发器
1.主从 SR 触发器
(主从触发器)
1
1
1
0
( 1 )接收输
入信号过程
CLK =1 期间:
主触发器控
制门G7、G8打 开,接收输
入信号S、R,
从触发器控
制门G3、G4封 锁,其状态
保持不变。
1
1
0
1
(2)输出 信号过程 CLK 下 降 沿 到来时,主 触发器封锁, 从触发器按 照主触发器 的状态改变。
D ? Q2? Q2* ? D
? Q2? (CLK ? )
CLK
Q1 Q2
Q1* ? J1Q1? ? K1?Q1 ? Q1? (CLK ? )
Q2* ? D ? Q2? (CLK ? )
例2:时钟CP波形如图所示 ,试画出各触发器 Q端 的波形,设各输出端 Q的初始状态 Q=0 。
J ? Q2?
特性 ?Q* ? S ? R?Q
方程
? ?
SR
?
0
CLK 下降沿到来时有效
例5.4.1
?Q* ? S ? R?Q ??SR ? 0
2.主从JK 触发器
S ? JQ? R ? KQ
主从JK触发器没有约束。
Q* ? S ? R?Q ? JQ?? (KQ)?Q ? JQ?? K ?Q CLK 下降沿时有效
0
1
0
1
1
0
与非门组成的基本 RS触发器的特性表
1
0
1
0
0
1
与非门组成的基本 RS触发器的特性表
与非门组成的基本
RS触发器的特性表
01
?
1
1
1
01
1
当SD′、RD′同时撤去时,输出端 Q和Q′ 状态不定。 设计电路时此种情况应避免
特性方程:
?Q* ? S ? R?Q ??SR ? 0
基本RS触发器动作特点:
一、SR锁存器 (基本RS触发器)
1.或非门构成
RSD— RSetset 直直接接复置位位端端 ((置置01端端))
0
01
01
10
0
01
或非门组成的基本 RS触发器的特性表
0
1
0
1
0
或非门组成的基本 RS触发器的特性表
1
0
0
0
1
或非门组成的基本 RS触发器的特性表
或非门组成的基本
RS触发器的特性表
上升沿触发
逻辑符号
带异步置位 、复位端的 CMOS 边沿触发 D触发器
异步置位端(高 电平有效)
异步复位端(高 电平有效)
2.维持阻塞边沿触发器 多输入端
低电平有效
上升沿触发
3.利用传输延迟时间的边沿触发器
特性表
下降沿触发
边沿触发器动作特点:
触发器的次态仅仅取决于时钟信号的上 升沿(下降沿)到达时输入的逻辑状态,而 在这以前或以后,输入信号的变化对触发器 输出的状态没有影响。
虽然clk下降沿到达时又回到但从触发器输出第三个clk1期间虽然clk下降沿到达时又回到触发器组成的边沿触发器逻辑符号带异步置位复位端的cmos边沿触发触发器上升沿触发异步置位端高电平有效异步复位端高电平有效多输入端上升沿触发低电平有效下降沿触发特性表边沿触发器动作特点触发器的次态仅仅取决于时钟信号的上升沿下降沿到达时输入的逻辑状态而在这以前或以后输入信号的变化对触发器输出的状态没有影响
例5.5.1
已知D和CP 的波 形,试画出 Q的 波形。设触发器 初始状态为 0。
课堂练习
题目:时钟CP 及输入信号 D 的波形如图所示 ,试画 出各触发器输出端 Q的波形,设各输出端 Q Q1 D
D Q Q2
CP
CP
D
D Q Q1
CP
CP D Q1
D
D Q Q2
1
1
1
0
S ? JQ? R ? KQ
J=1 K=0 时,CLK =1期间主触发器置 1; CLK 下降沿到达时,从触发器置 1,Q*=1。
0
0
0
1
J=0 K=1 时,CLK =1期间主触发器置 0; CLK 下降沿到达时,从触发器置 0,Q*=0。
0 0
J=0 K=0 时,触发器保持原来状态不变, Q *=Q 。
10
?
0
0
0
10
0
当SD、RD同时撤去时,输出端 Q和Q′ 状态不定。 设计电路时此种情况应避免
特性方程:
?Q* ? S ? R?Q ??SR ? 0
已知或非门构成的基本 RS触发器输入波形, 试画出输出 Q和Q′ 的波形。
2.与非门构成
1
10
10
10
1
01
与非门组成的基本 RS触发器的特性表
边沿触发器有效地提高了触发器的 抗干扰能力 , 因而也提高了电路的工作 可靠性。
集成边沿D触发器
CP上升沿触发 注意:CC4013的异步输入端RD和SD为高电平有效。
集成边沿JK 触发器
注 意
①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发,且其 异步输入端 RD和SD为高电平有效。
同一种逻辑功能的触发器可以用不 同的电路结构实现。反过来,用同一种 电路结构形式可以作成不同逻辑功能的 触发器。
电路的结构形式决定了其触发方式。
(2)在CLK=1 的全部时间里输入信号都将对主 触发器起控制作用。
一次变化现象:
在Q=0时,J端出现正向干扰 ,在Q=1时,K端出 现正向干扰 ,触发器的状态只能根据输入端的信号 (正向干扰信号)改变一次的现象称为一次变化现 象。
一次变化现象降低了主从 JK触发器的抗干扰 能力。
主从JK触发器在使用时要求 J、K信号在CLK上 升沿前加入, CLK=1期间保持不变, CLK下降沿 时触发器状态发生改变。
Q* ? 1 置 1
Q* ? Q? 翻转
具有多 输入端的主 从JK 触发器, 输入端J 1和 J 2、K1和K2 是与的关系。
集成主从JK 触发器
低电平有效
K ? K1K2K3
低电平有效 CP下降沿触发
J ? J1J2J3
例5.4.2
Q* ? JQ?? K?Q
脉冲触发方式的动作特点:
(1)触发器翻转分 两步动作 :第一步,在 CLK =1期间主触发器接收输入端信号,被置成 相应的状态,从触发器不变;第二步, CLK 下降 沿到来时从触发器按照主触发器的状态翻转,输 出端Q和Q′ 的状态改变发生在 CLK 下降沿。
第五章
触发器
教学内容
§5.1 概述 §5.2 触发器的电路结构与动作特点 §5.3 触发器逻辑功能及其描述方法
教学要求
一.重点掌握的内容:
1.触发器的特点,现态和次态的概念.触发器逻辑 功能的表示方法。
2.触发器四种结构形式及其动作特点。
3.触发器在逻辑功能上的四种主要类型,及其各自 的功能特点和逻辑功能表示形式。
RS触发器特性方程
?Q* ? S ? R?Q
? ?
RS
?
0
Q* ? S ? R?Q ? S (Q?? Q ) ? R?Q ? SQ?? SQ ? R?Q ? SQ?? R?Q ? SQ (R?? R) ? SQ?? R?Q ? R?SQ ? RSQ ? SQ?? R?Q
Q* ? JQ?? K ?Q
二、触发器的现态和次态
现态:Q
次态:Q *
三、触发器逻辑功能描述方法
功能表(特性表)、 特性方程、 状态图、 波形图
四、触发器分类
SR锁存器
按
SR 触发器
按
逻
结 构
电平触发的触发器 辑 功
JK 触发器
可 分
脉冲触发的触发器 能 可
D触发器
为
边沿触发触发器
分 为
T和T′ 触发器
5.2 触发器的电路结构与动作特点
二.一般掌握的内容:
1.触发器的电路结构形式和逻辑功能的关系
2.常用集成电路触发器逻辑符号、功能特点以及异 步置位、复位端的作用。
5.1 概述
一、触发器
1.概念: 能够存储1位二值信号的基本单元电路。 2.特点:
(1)有两个稳定的状态:0和1。 (2)在适当输入信号作用下,可从一种状态翻 转到另一种状态; 在输入信号取消后,能将获得 的新状态保存下来。
K=1
CP
D ? Q1
CP
Q1* ? JQ1?? K ?Q1 ? Q2?Q1? (CP ? )
Q2* ? Q1 (CP ? )
CP
Q1
Q2
二、不同逻辑功能触发器之间的相互转换
关键:找出被转换触发器的激励条件。
利用已有触发器和待求触发器的特性方程 相等的原则,求出转换逻辑,得到被转换触 发器的驱动方程。
0
1
S=0 R=1
S=× R=0
JK 触发器
1. 特性表
2.特性方程 JK触发器的特性方程为
Q* ? JQ?? K ?Q
3.状态转换图
J=1 K= ×
J=0 K=×
0
1
J= × K=1
J= × K=0
T触发器
1. 特性表
当T=1 时,称为 T′ 触发器。
Q* ? Q?
2.特性方程 Q* ? TQ? ? T ?Q
异步复位端(低 电平有效)
带异步置位、复位端的电平触发 SR 触发器
电平触发方式的动作特点:
在 CLK =1期间,输入信号的变化都直接改变输 出端Q和Q′ 的状态;CLK=0 期间输出状态保持不变。
例:5.3.1
不变
不变
不变
2.D锁存器
S D?
RD?
特性方程: Q*=D
例:5.3.2
特性方程: Q*=D
输入信号在全部作用时间内都直接改变 输出端Q 和Q ′的状态。
例5.2.1
11
11
00 11
00 11
0
00
0
11
11
00
00
11 111 1
0
0
二、电平触发的触发器 (同步触发器)
1.电平触发 SR 触发器
同步SR触发器的特性表
特性方程:
?Q* ? S ? R?Q
? ?
SR
?
0
异步置位端(低 电平有效)
Q* ? SQ?? R?Q
比较,得:
?J
? ?
K
? ?
S R
电路图
JK 触发器→T触发器
T 触发器特性方程:
Q* ? TQ?? T ?Q ? T ? Q
与JK触发器的特性方程比较,得:
?J ? T
? ?
K
?
T
电 路 图
D触发器→T触发器
D?T? Q
D触发器→T'触发器
D ? Q?
三、触发器电路结构和逻辑功能的关系
T=1
3.状态转换图
T=0
0
T=1
T=0
1
D触发器
1. 特性表
2.特性方程 3.状态转换图
Q* ? D
D=1
D=0
0
D=0
D=1
1
例1:时钟CLK 波形如图所示 ,试画出各触发器 输出端Q的波形,设Q的初始状态为 0.
J1 ? Q1? K1 ? 1
Q1* ? J1Q1? ? K1?Q1 ? Q1? (CLK ? )