数字电子技术各章复习要点

数制和编码
先介绍常见的十进制数，然后介绍二进制、十六进制,再介绍各进制数的相互转换,最后讲述十进制的二进制编码形式.
一、十进制数：
按照进位方式进行计数的制度称进位计数制.
进位计数制中有两个基本要素:基数和权值.
十进制数的基数是10（0～9），权值是10ｉ（ｉ是数字所处位置的序号）。

特点是逢10进1。

例:（567.8)10＝5×102+6×101+7×100+8×10-1
二、二进制数：
计算机内部使用的数值符号只有两个：0和1。

外界的各种信息(数字、符号、图像）到了计算机内部都由0、1两个数字组成。

二进制数的基数是2，权值是2ｉ,特点是逢2进1。

例：（101101。

1)2＝1×25+0×24+1×23+1×22+0×21+1×20+1×2—1
＝32+8+4+1+0。

5=45.5
三、十六进制数：
二进制数的缺点是位数多，不易书写和记忆，为此我们常采取十六进制数。

十六进制数的基数是16(0～9，A～F），位权是16ｉ。

特点是逢十六进一。

例：(2B.A)16＝２×16+11×1+10/16＝(43.625)10
4B7+84C＝（D03）16
四、数制转换：
1.任意Ｒ进制数转换成十进制数：只需将其按权展开的多项式求和.
例:(11011。

01)2＝1×24+1×23+0×22+1×21+1×20+0×2—1+1×2—2＝（27.25）10
(FC)16＝15×161+12×160＝（252）10
2。

十进制数转换成二进制数：分为整数部分和小数部分。

整数部分采取“除基取余法”：将要转换的十进制整数除以2,取余数作为二进制整数的最低位Ｋ0，将商继续除以2，再取商的余数作为次低位Ｋ1,这样不断除，直到商为0,最后的余数作为二进制整数的最高位Ｋn。

举例:
小数部分采用“乘基取整”法:将要转换的十进制小数乘以2，取积的整数部分作为二进制小数的最高位Ｋ—1，继续将积的小数部分乘以2,再取积的的整数部分作为二进制小数次高位Ｋ-2,……这样继续相乘，直到积的小数部分为0或达到所需精度为止，最后一位积的整数部分作为二进制小数最低位的系数Ｋ—m，这些系数的排列:0、Ｋ-1、Ｋ—2……Ｋ—m,便构成了对应的二进制数.
举例：
对于既有整数部分，又有小数部分的十进制数，可按上述方法分别转换然后组合在一起.
例:将十进制数（43。

6875）10转换成对应的二进制数。

解：由以上两例得（43）10＝（101011)2
(0。

6875)10＝(0。

1011)2
所以（43.6875）10＝（101011.1011)2
3.二进制数与十六进制数的相互转换：
十六进制数与二进制数之间存在简单的转换关系，每一位十六进数对应４位二进制数。

二进制数向十六进制数转换，以小数点为界，分别向左、向右4位一组，每组对应一位十六
进制数，可得到对应的十六进制数，两头不足4位时,用0补足。

举例
要将十六进制数转换成二进制数，只需将一位十六进制数转换成对应4位二进制数。

举例
五、ＢＣＤ码（ＢｉｎａｒｙＣｏｄｅｄＤｅｃｉｍａｌｓ）：
在计算机中，经常要将十进制数用二进制编码来表示,这就是ＢＣＤ码。

它表面上具有二进制数的形式，又具有十进制数的特点.
一般ＢＣＤ码都以4位二进制数来表示１位十进制数.常用的ＢＣＤ码有8421码、2421码、余3码,编码如下表所示。

显示表
1。

8421ＢＣＤ码
是一种有权码,即每位二进制数都有固定的权，每个ＢＣＤ码从高到低分别是8、4、2、1，它是一种最自然、最简单的ＢＣＤ码。

举例
2. 2421ＢＣＤ码
是一种有权码，每个ＢＣＤ码中从高到低分别是2、4、2、1，2421ＢＣＤ码的编码方案不是唯一的.
例：（110001000010）2421BCD＝（642）D
3. 余3ＢＣＤ码:
是无权码.
每一个余3ＢＣＤ码都比8421ＢＣＤ码的编码多3。

例：（010*********)余3码＝(125)D
六、可靠性编码：
代码在形成和传输过程中，因为外界干扰而发生错误。

为了尽可能减少错误的发生，或者在发生错误后能及时发现并矫正，在实际中采取可靠性编码技术，常用的有格雷码和奇偶校验码。

1。

格雷码：（又称循环码）
特点：任意两个相邻的代码中仅有一位二进制数不同，这样在数码递增或递减过程中,只有一位发生变化，不会出现中间代码,减少了出错的可能性。

举例
2。

奇偶校验码：
特点：利用奇偶校验码可以发现代码在传输过程中发生的一位出错（0→1或1→0)。

奇偶校验码由信息位和校验位两部分组成，信息位是要传输的信息本身，校验位是为了检查错误而添加在信息位后的冗余位。

奇偶校验码分奇校验和偶校验两种,它们产生校验位的规则是不同的。

对于奇校验，增加一位校验位后使得信息位和校验位中“1”的个数总和是奇数；反之若“1”的个数总和是偶数则为偶校验。

以“９”为例：
信息在发送时如采用奇校验，在接收时对信息位和校验位中“1”的个数进行判断,如仍是奇数，说明信息传送未出错，如是偶数,则信息传送出现差错。

半导体器件的开关特性
数字电路的半导体器件主要工作于开关状态,作为开关一般有两种状态：开态和关态。

这些器件在实际中都不是理想开关。

一般要做简化处理.
一、二极管的开关特性（单向导电性）:
死区电压Ｖｒ和钳位电压Ｖｒ＇是二极管的两个重要参数。

当外加正向电压ＵＩ小于钳位电压Ｖｒ＇时，二极管截止，电流近似为0，如同断了的开关。

当外加正向电压ＵＩ大于钳位电压Ｖr＇时，二极管导通,端电压为0.7ｖ，由外加电压来控制二极管的开关。

二、三极管的开关特性：
三极管可以分为三个工作区域：放大区、截止区和饱和区。

对应这三个工作区域，三极管具有放大、截止和饱和三种工作状态。

在数字电路中,三极管作为开关主要工作于截止和饱和两种状态，而放大状态是截止和饱和之间的过渡状态，它主要应用于模拟电路中。

截止状态:当输入电压ＶI＜Ｖr＇时，发射结反偏，ＩＢ＝ＩＣ＝ＩＥ≈０,ＶＣＥ≈ＶＣＣ,集电结也反偏.C—Ｅ间相当于开关断开，这种状态称三极管的截止状态。

导通状态：当输入电压ＶI＞Ｖｒ＇，发射结正偏，ＩＢ、ＩＣ增大，输出电压ＶＣＥ＝ＶＣＣ-ＩＣ×ＲＣ不断下降，降至０。

7V以下时，集电结也正偏，三极管饱和，Ｃ—Ｅ间相当于开关接通,称为三极管的开态。

三、ＭＯＳ管的开关特性：
ＭＯＳ管是一种集成度高、功耗低、工艺简单的半导体器件。

1。

ＭＯＳ管有三个极G（栅极）、S（源极）、D（漏极）.
2。

ＭＯＳ管的一个重要参数是ＶＴ，称开启电压。

3.当栅源电压ＶＧＳ〈ＶＴ时，不管ＶＤＳ多大，由于漏源间导电沟道尚未形成，因此ＩＤ＝０，ＶＯ＝ＶＤＤ，此时ＭＯＳ管处于截止状态，即“关态"。

当栅源电压ＶＧＳ＞ＶＴ时,漏源间形成导电沟道,ＭＯＳ管处于导通状态，即“开态”，此时ＶＤＳ≈０。

由ＶI电压控制ＭＯＳ管的开关作用。

集成逻辑门电路
一、集成逻辑电路的分类：
按电路组成的结构来分，可将数字电路分为分立元件电路和集成电路两类。

集成电路具有体积小、成本低、可靠性高等优点。

按制造工艺的不同，集成逻辑门可分为双极型逻辑门和单极型逻辑门两大类.
1。

双极型逻辑门
以二极管、三极管作为开关元件，电流通过ＰＮ结流动。

双极型逻辑门主要有晶体管－晶体管逻辑（ＴＴＬ）、射极耦合逻辑（ＥＣＬ）和集成注入逻辑（Ｉ2Ｌ)三种。

ＴＴＬ应用广泛、速度快、抗干扰能力和带负载能力强。

功耗较大，集成度较低，不适合做成大规模集成电路。

ＥＣＬ速度快、带负载强。

功耗大,主要用于高速中小规模集成电路.
Ｉ2Ｌ面积小，功耗低,适合做成大规模集成逻辑门.速度慢、抗干扰能力弱。

2.单极型逻辑门
以ＭＯＳ作为开关元件，电流通过导电沟道流动。

ＭＯＳ电路具有制造工艺简单、功耗小、集成度高、无电荷存储效应等优点.其缺点是速度较慢。

单极型逻辑门又分为ＰＭＯＳ逻辑门、ＮＭＯＳ逻辑门和ＣＭＯＳ逻辑门.
ＣＭＯＳ采用了ＮＭＯＳ和ＰＭＯＳ互补电路，所以速度比ＮＭＯＳ更快、功耗更小。

虽然它制造工艺比较复杂，其优点非常突出，在数字系统中逐渐占据了主导地位。

二、ＴＴＬ门电路：
1.ＴＴＬ与非门的电路组成
该电路由输入极、倒相极、输出极三部分组成。

输入极：由多发射极晶体管Ｔ1和电阻Ｒ1构成,它实现了逻辑与的功能。

倒相极：由三极管Ｔ2和电阻Ｒ2、Ｒ3构成.通过Ｔ2的集电极和发射极提供两个相位相反
的信号,分别驱动Ｔ3和Ｔ4管.
输出极：由三极管Ｔ3、Ｔ4,二极管Ｄ和电阻Ｒ4构成的推拉式电路。

Ｔ3导通时,Ｔ4和Ｄ截止；Ｔ3截止时，Ｔ4和Ｄ导通.
2。

ＴＴＬ与非门工作原理:
当Ｔ1发射极中有一输入为低电平（0.3V）时，Ｔ1深饱和，此时C－E间压降ＶCE1＝０.１Ｖ，Ｔ2基极电位为０.１+0。

3=0。

4Ｖ,因此Ｔ2、Ｔ3必然截止。

此时ＶCC通过Ｒ2向Ｔ4提供基极电流，使Ｔ4和Ｄ导通，输出Ｖ０≈５－0。

7－0.7=3。

6Ｖ,为高电平。

当Ｔ1发射极输入全为高电平(３.6Ｖ）时，ＶCC通过Ｒ1和Ｔ1的集电结向Ｔ2提供基极电流，使Ｔ2和Ｔ3饱和。

输出Ｖ０＝0.3Ｖ，为低电平。

此时Ｔ2的集电极电压为ＶC2＝0.7+0.3＝1Ｖ。

使Ｔ4、Ｄ必然截止。

Ｔ1基极电压ＶB1＝ＶBE3＋ＶBE2＋ＶBE1〉＝2。

1Ｖ，Ｔ1的发射结电压ＶBE1＝ＶB1－3。

6Ｖ＝2.1－3.6＝－1.5Ｖ＜０.Ｔ1处于发射结反偏、集电结正偏的“倒置”放大状态.
总结：当Ｔ1发射极中有任一输入为低时，输出为高;当Ｔ1发射极中全为高时，输出为低，实现与非运算。

ＴＴＬ电路输入端悬空相当于接“１"电平。

3。

ＴＴＬ门电路的主要参数:
输出高电平ＶOH和输出低电平ＶOL
当与非门输入端有低电平时，输出的电压称输出高电平ＶOH，约3。

6Ｖ。

当与非门输入端全是高电平时，输出的电压称输出低电平ＶOL，约0.3Ｖ.
输入开门电平ＶON和输入关门电平ＶOFF
使与非门输出维持低电平状态所需的最小输入电压称输入开门电压ＶON，约为1.8Ｖ.即要使与非门维持导通状态，输入电压必须大于1.8Ｖ。

使与非门输出维持高电平状态所需的最大输入电平称输入关门电平ＶOFF，约为0。

8Ｖ。

即要使与非门维持截止状态,输入电压必须小于0.8Ｖ。

扇入系数ＮI和扇出系数ＮO
一个门电路允许的输入端数目,称门电路的扇入系数ＮI，约1~5.
一个门电路的输出端所能连接的下一级门电路输入端的个数称门电路的扇出系数，约为8。

4.其它类型的ＴＴＬ门电路
集电路开路与非门(ＯＣ门）
一般ＴＴＬ门在使用时不允许将两个门电路的输出端直接连接在一起.因为若两个ＴＴＬ与非门的输出端连在一起，则当其中一个门的Ｔ4和Ｄ导通、Ｔ3截止，另一个门的Ｔ4和Ｄ截止、Ｔ3饱和时,将有大电流流过各门的输出导通道，导致它们损坏。

实际中专门设计了一种允许输出端相互连接的特殊的ＴＴＬ门电路，称集电极开路与非门,又称ＯＣ门(Open Collector Gate).
三个输入端的ＯＣ与非门的符号如右图：
ＯＣ与非门的应用之一是线与。

其逻辑电路图如下：
由此图得到逻辑关系：Ｆ＝Ｆ1·Ｆ2＝·＝
ＯＣ与非门的应用之二是实现多路信号在总线上的选通传输。

可以将多个输入信号中的某一个反相送到总线上。

三态门（ＴＳ门）
三态门有三种状态：“0”态、“1”态和高阻状态。

高阻状态又称禁止态，此时三态门输出端与其它电路的连接断开。

三态门的标准符号如下:
该电路中若控制端Ｅ/Ｄ为低时，此时输出Ｆ＝，即三态门处于工作状态。

若控制端Ｅ/Ｄ为高时，输出端Ｆ便处于高阻悬浮状态.
三态门的应用是总线传输。

它可以将多个输入中的某一个通过控制端反相送到总线.
基本逻辑运算和基本门电路
一、逻辑变量与逻辑函数：
在逻辑代数中的变量称逻辑变量，用字母Ａ、Ｂ、Ｃ……来表示。

逻辑变量只能有两种取值:真和假.常把真记作“1”，假记作“0”.这里的“1”和“0"并不表示数量的大小，而是表示完全对立的两种状态。

在逻辑问题的研究中,涉及到问题产生的条件和结果.表示条件的逻辑变量称输入变量，表示结果的逻辑变量称输出变量。

将输入变量和输出变量通过逻辑运算符连接起来的式子称逻辑函数,常用Ｆ、Y等表示。

基本的逻辑运算有“与”运算、“或”运算、“非"运算。

二、逻辑运算:
逻辑运算的值要通过对逻辑变量进行逻辑运算来确定。

1.与运算及与门
逻辑运算Ｆ与逻辑变量Ａ、Ｂ的逻辑与运算表达式是：Ｆ＝Ａ·Ｂ, 式中“·”为与运算符。

在逻辑电路中,把能实现与运算的基本单元叫与门，它是逻辑电路中最基本的一种门电路.二极管构成的与门电路及逻辑符号如下:
2。

或运算及或门
逻辑函数Ｆ与逻辑变量Ａ、Ｂ的逻辑运算表达式是：Ｆ＝Ａ＋Ｂ，式中“＋”为或运算符。

在逻辑电路中，把能实现或运算的基本单元叫或门。

二极管构成的或门电路及逻辑符号如下：
3.非逻辑及非门
对逻辑变量Ａ进行逻辑非运算的表达式是:Ｆ＝，这里的“－”是非运算符。

在逻辑电路中，把实现非运算的基本单元叫非门。

三极管构成的非门电路及逻辑符号如下：
三、正、负逻辑
数字电路是以输入、输出电平的高低来表示逻辑“0”或“1"的.这种高低电平允许在一定的范围内波动，只要不超出这个范围，它们所表示的逻辑值都是正确的的。

若规定以高电平表示逻辑“1”，低电平表示逻辑“0”,这种规定称正逻辑。

反之，若规定低电平来表示逻辑“1”,高电平表示逻辑“0"，这种规定称负逻辑。

同一个门电路，若逻辑规定不同，可能表现不同的逻辑功能.如按正逻辑规定它是与门，如按负逻辑规定则是或门。

在实际电路中多采用正逻辑。

逻辑代数的基本定律及规则
一、逻辑代数相等：
假定Ｆ、Ｇ都具有ｎ个相同变量的逻辑函数，对于这ｎ个变量中的任意一组输入，如Ｆ和Ｇ都有相同的输出值，则称这两个函数相等。

在实际中，可以通过列真值表来判断。

二、逻辑代数的基本定律:
在逻辑代数中，三个基本运算符的运算优先级别依次为：非、与、或。

由此推出10个基本定律如下：
1。

交换律Ａ＋Ｂ＝Ｂ＋Ａ；Ａ·Ｂ＝Ｂ·Ａ
2。

结合律Ａ＋（Ｂ＋Ｃ)＝（Ａ＋Ｂ）＋Ｃ；
Ａ·（ＢＣ）＝(ＡＢ）·Ｃ
3.分配律Ａ·（Ｂ＋Ｃ）＝ＡＢ＋ＡＣ；
Ａ＋ＢＣ＝(Ａ＋Ｂ）·(Ａ＋Ｃ）
4.0—1律Ａ＋0＝Ａ; Ａ·1＝Ａ
Ａ＋1＝1 ; Ａ·0＝0
5.互补律Ａ＋＝1 ；Ａ·＝0
6。

重叠律Ａ·Ａ＝Ａ；Ａ＋Ａ＝Ａ
7.对合律＝Ａ
8.吸收律Ａ＋ＡＢ＝Ａ；Ａ·（Ａ＋Ｂ)＝Ａ
Ａ＋Ｂ＝Ａ＋Ｂ; Ａ·（＋Ｂ）＝ＡＢ
ＡＢ＋Ｂ＝Ｂ; （Ａ＋Ｂ）·（＋Ｂ）＝Ｂ
9。

反演律＝· ; ＝＋
10.多余项律ＡＢ＋Ｃ＋ＢＣ＝ＡＢ＋Ｃ；
（Ａ＋Ｂ)·(＋Ｃ）·（Ｂ＋Ｃ）＝（Ａ＋Ｂ）·（＋Ｃ）上述的定律都可用真值表加以证明，它们都可以用在后面的代数化简中。

三、逻辑代数的基本规则：
逻辑代数中有三个基本规则：代入规则、反演规则和对偶规则。

1。

代入规则：
在任何逻辑代数等式中，如果等式两边所有出现某一变量（如Ａ）的位置都代以一个逻辑函数（如Ｆ）,则等式仍成立。

利用代入规则可以扩大定理的应用范围。

例：＝＋，若用Ｆ＝ＡＣ代替Ａ，可得＝＋＋
2。

反演规则:
已知函数Ｆ，欲求其反函数时，只要将Ｆ式中所有的“·”换成“＋”，“＋"换成“·”；“0”换成“1”，“1”换成“0”时，原变量变成反变量，反变量变成原变量，便得到.
注意：运用反演规则时,要注意运算符号的优先次序及括号的正确使用。

例：Ｆ＝Ａ［＋（Ｃ＋Ｆ)］
＝＋Ｂ·（＋Ｄ）·（Ｅ＋）
3。

对偶规则：
任意函数Ｆ，若将式中的“·"换成“＋”，“＋”换成“·”；“1”换成“0”，“0”换成“1”，而变量保持不变，原式中的运算优先顺序不变。

得到的式子称Ｆ的对偶式Ｆ＇。

注意：若Ｆ＝Ｇ，则Ｆ＇＝Ｇ＇。

例：Ｆ＝（Ａ＋0）·（Ｂ·1)
Ｆ＇＝（Ａ·1）＋(Ｂ＋0）
四、复合逻辑：
在数字电路中,由基本的与、或、非三种逻辑运算复合成更复杂的其它逻辑运算.实现对应运算的门称复合门，常见的有非门、或非门、与或非门和异或门.
1.与非运算和与非门：
与非运算的表达式是：Ｆ＝
特点是输入中有 0,输出为 1；输入全 1，输出为 0。

实现与非运算的电路称与非门.三变量与非门符号如下：
2.或非运算和或非门:
或非的表达式是：Ｆ＝
特点是输入中有1,输出为0；输入全 0，输出为 1。

实现或非运算的电路称或非门。

三变量或非门的符号如下:
3。

与或非运算和与或非门：
与或非运算的表达式是：Ｆ＝
特点是当各组与项中至少有一组变量全部输入 1，输出为0；否则，当各组与项中,至少有一个变量为 0，则输出为1。

实现与或非运算的电路称与或非门。

符号如下：
4。

异或运算和异或门:
异或运算的表达式：Ｆ＝ＡＢ
特点是两输入相同时输出 0；两输入相异时输出 1。

运算规则
实现异或运算的电路称”异或门".符号如下：
逻辑函数的化简
一个逻辑函数的表示形式由多种。

表达式越简单，对应的电路越简单，电路也更可靠、经济,所以我们要对函数化简.常用方法有代数化简法和卡诺图化简法。

一、逻辑函数的表示形式
1.与或式和或与式
一个由若干个与项相或构成的函数表达式称与或式。

例：Ｆ(Ａ，Ｂ,Ｃ）＝Ａ＋ＢＣ＋Ａ
一个由若干个或项相与构成的函数表达式称或与式.
例:Ｆ（Ａ,Ｂ,Ｃ）＝（Ａ＋Ｂ）·（Ａ＋)
2.最小项和标准与或式
一个由n变量构成的与项中，如果每个变量都以原变量或反变量形式在与项中出现且仅出现一次，这种与项称最小项。

一个n变量的逻辑函数与或式中，如果每个与项都是最小项，这样的与或式称标准与或式。

n＝3 时，最小项的个数是 8,即、Ｃ、……ＡＢＣ
用下标法表示为ｍ0、ｍ1、……ｍ7
n＝4 时,最小项的个数是 16，即、Ｄ、……ＡＢＣＤ
用下标法表示为ｍ0、ｍ1、……ｍ15
最小项的性质: 任意最小项，仅有一组变量的取值使之为1;
任何两个最小项之积恒为0，即mｊ·mｋ≡0（ｊ≠ｋ)；
如Ｆ（Ａ、Ｂ、Ｃ）＝＋ＢＣ＋Ａ＝ｍ0＋ｍ3＋ｍ4
＝∑ｍ（0,3，4）是标准与或式。

它的真值表如
下:
由真值表也可推导出逻辑函数的标准与或式。

方法
3。

最大项和标准或与式
一个由n变量构成的或项中，如果每个变量都以原变量、反变量形式在或项中出现且仅出现一次,这种或项称最大项。

一个n变量的逻辑函数或与式中，如果每个或项都由最大项构成，这样的或与式称标准或与式。

n＝3时，最大项的个数是8，即Ａ＋Ｂ＋Ｃ，Ａ＋Ｂ＋，…，＋＋
用下标法表示为Ｍ0、Ｍ1、……、Ｍ7
n＝4时，最大项有16个,即Ａ＋Ｂ＋Ｃ＋Ｄ，Ａ＋Ｂ＋Ｃ＋，…，＋＋＋用下标法表示为Ｍ0、Ｍ1、……、Ｍ15
最大项的性质：对于某一最大项Ｍｉ,仅有一组变量的取值使之为０;
任何两个最大项之和恒为1，即Ｍｉ＋Ｍｊ≡1（ｉ≠ｊ）；
n个变量的函数的全体最大项之与恒为０。

如Ｆ（Ａ,Ｂ，Ｃ）＝(Ａ＋Ｂ＋Ｃ）·(Ａ＋Ｂ＋Ｃ)·(Ａ＋Ｂ＋Ｃ）
＝Ｍ0·Ｍ4·Ｍ3＝∏Ｍ（0，3，4）是标准或与式。

由真值表可以推出标准或与式。

方法
4。

标准与或式和标准或与式间的关系：
任一函数的标准与或式可以得到对应的标准或与式：
如Ｆ(Ａ，Ｂ，Ｃ)＝∑ｍ（1,3，5，7）＝∏Ｍ（0，2,4,6），反之亦然.
最大项和最小项之间的关系：
Ｍ０＝Ａ＋Ｂ＋Ｃ＝＝
·
·
·
Ｍ７＝＋＋＝＝
5。

最简表达式的基本形式：
最简的含义是所含项数最少，且每项中所含变量最少。

最简表达式的基本形式有五种：与或式、与非－与非式、与或非式、或与式、
或非－或非式。

它们间的相互转换方法:
①与或式→与非－与非式:
可以对与或式两次求反，再用反演律展开。

举例
②与或式→或与式：
先对Ｆ的与或式求反，得到的最简与或式，再对求反，展开后化简。

③或与式→或非－或非式：
对或与式两次求反，再用反演律展开. 举例
④与或式→与或非式：
先对Ｆ的与或式求反，得到的最简与或式,再对Ｆ求反。

举例
二、逻辑函数的代数化简法
对逻辑代数的基本定律、公式掌握的基础上可以将复杂的逻辑函数转化为最简式.常用的代数化简法如下:
1.并项法：利用公式ＡＢ＋Ａ＝Ａ举例
2。

吸收法：利用公式Ａ＋ＡＢ＝Ａ举例
3。

消去法:利用公式Ａ＋Ｂ＝Ａ＋Ｂ举例4。

取消法：利用公式ＡＢ＋Ｃ＋ＢＣ＝ＡＢ＋Ｃ
5.配项法：利用公式Ａ＋＝１或加上多余项。

三、逻辑函数的卡诺图化简法
利用代数法化简逻辑函数，需要一定的技巧,难度较大.为此我们介绍卡诺图化简法，较容易得到最简式。

1.卡诺图的构成:
一个ｎ变量的逻辑函数,全部最小项的个数应该有2ｎ个。

卡诺图实质上是将代表全部最小项的2ｎ个小方格,按相邻原则排列构成的方块图.
对于ｎ＝3，最小项有8个，对应8个小方块，排成二行四列的长方形.小方块所在的行和列
上所标的“0”和“1”确定了对应变量的取值，它们均按循环码排列.行、列交叉点的小方块对应了一个最小项。

如下图：
对于ｎ＝4，最小项有16个，对应16个小方块，排列成四行四列的正方形。

如下图：
如四行一列的小方块对应的最小项是Ａ，即ｍ8.
组合逻辑电路
一、组合逻辑电路的特点
若一个逻辑电路，在任一时刻的输出仅取决于该时刻输入变量取值组合，而与电路以前的状态无关，则电路称为组合逻辑电路（简称组合电路）。

可用一组逻辑函数描述。

组合电路根据输出变量分为单输出组合逻辑电路和多输出组合逻辑电路。

注意： 1.电路中不存在输出端到输入端的反馈通路。

2.电路不包含记忆元件。

3。

电路的输出状态只由输入状态决定。

二、组合逻辑电路的分析方法
分析的含义：给出一个组合逻辑电路，分析它的逻辑功能。

分析的步骤： 1.根据给出的逻辑电路图，逐级推导，得到输出变量相对于输入变量的逻辑函数。

2.对逻辑函数化简。

3.由逻辑函数列出对应的真值表.
4.由真值表判断组合电路的逻辑功能。

三、组合电路的分析举例
例１、试分析图3-1所示的单输出组合逻辑电路的功能
解：（1)由G1、G2、G3各个门电路的输入输出关系，推出整个电路的表达式:
Z1=ABC F=Z1+Z2
（2)对该逻辑表达式进行化简：
（3）根据化简后的函数表达式,列出真值表3-1。

（4）从真值表中可以看出：当A、B、C三个输入一致时（或者全为“0”、或者全为“1"），输出才为“1”，否则输出为“0"。

所以,这个组合逻辑电路具有检测“输入不一致"的功能，也称为“不一致电路”。

例２。

试分析图3－2所示的输出组合逻辑电路的功能
解：（1）由G1、G2、G3、G4、G5各个门电路的输入、输出关系，推出整个组合逻辑电路的表达式：
（2) 对该逻辑表达式进行化简：
(3)根据化简后的函数表达式，列出真值表3—2。

（4）若设A、B各为一位二进制加数，则从真值表中可以看出，S为两加数相加后的一位和、C为两加数相加后的进位值.由此可见，这个组合逻辑电路实现了加法器的功能。

由于这种加法器不计低位来的进位，所以称它为“半加器”（Half Adder)。

半加器是运算器的基本单元电路,其符号图见图3—4.
四、组合逻辑电路的设计
设计的含义：根据规定的逻辑功能，画出实现该功能的逻辑电路图。

设计的步骤：
1.根据所需的逻辑功能，弄清输入、输出间的逻辑规定，列出满足要求的真值表。

2。

由真值表列出逻辑函数的标准与或式,再化简。

3.根据选定的门电路,将逻辑函数转换成所需的表达式。

4.由所得的逻辑表达式画出逻辑电路图。

注意：其中第一步是逻辑电路设计的基础。

五、组合逻辑电路设计举例
1。

单输出组合逻辑电路设计举例
例:三人按少数服从多数原则对某事进行表决,但其中一人有表决权，即只要他同意，不论同意者是否达到多数，表决将通过。

试用“与非”门设计该表决器。

解：(1）由题意可知,该表决器有三个输入变量和一个输出变量。

设A、B、C为输入变量（“1”表示同意，“0”表示不同意），且A为有表决权的变量，F为输出变量(“1”表示通过，“0"表示不通过）。

将表决器的逻辑功能描述为：A或者B、C均为“1”时， F才为“1”,否则F 为“0”。

由此，可以列出真值表如表3-3所示。

（2）由真值表列出逻辑表达式为：
用卡诺图化简逻辑函数（如图3－5(a）所示)，得到最简“与或”表达式:
F=A+BC
（3）将表达式转换成用“与非”形式:
（4）根据逻辑表达式画出如图3－5（b)所示的逻辑电路.这里假设系统能提供所有的原、反变量，否则还需增加一个“非”门以实现。

２、多输出组合逻辑电路设计
例：某工厂有三个用电量相同的车间和一大、一小两台自备发电机,大发电机的供电量是小的两倍。

若只有一个车间开工，小发电机便可以满足供电要求；若两个车间同时开工，大发电机可满足供电要求；若三个车间同时开工，需大、小发电机同时启动才能满足供电要求。

试用“与非”门设计一个控制器，以实现对两个发电机启动的控制。

解：（1)由题意可知,该控制器有三个输入变量和两个输出变量.设A、B、C为三个车间开工情况输入变量（“1”表示开工,“0”表示关闭）。

可将控制器的逻辑功能描述为：当A、B、C中仅有一个为“1”时，N为“1”；当A、B、C中有两个同时为“1”时，M为“1”；当A、B、C全为“1”时,M、N均为“1"；当A、B、C全为“0”时,M、N均为“0"。

由此列出真值表如表3－4所示。

（2）由真值表列出逻辑表达式，并利用图3－6(a）的卡诺图将它们转换为最简表达式：（3）将表达式转换成用“与非”形式：
(4）根据逻辑表达式画出如图3－6（b）所示的逻辑电路。

这里假设系统能提供所有的原、反变量，否则还需增加三个“非"门以实现
中规模集成电路构成的组合逻辑部件
集成电路按照集成度的不同,可以分为小规模集成电路、中规模集成电路、大规模集成电路.
小规模集成电路仅是由门电路和触发器构成的；中规模集成电路是由一些相对独立的逻辑部件或功能模块（如：加法器、译码器等)构成的；大规模和超大规模集成电路是一个数字系统。

由于中规模集成电路具有通用性强、体积小、功耗低、可靠性高等一系列优点,在实际工程中为大多数数字逻辑设计者使用。

本节介绍常用的中规模集成电路的外特性及如何使用这些模块。

一、全加器
加法器是计算机运算器的核心部件，它由多个全加器构成。

如n位加法器就是由n个全加器构成的。

全加器是可以将低位来的进位与两个一位二进制数一起相加，产生一位和值及一位向更高位进位的电路.简称为FA.
设两个一位二进制数分别为A i、B i，C i—1是低位来的进位，S i是和值，C i是向高位的进位。

其真值表如表3-5所示，惯用符号如图3—9（a）所示。