课件：接口与通讯-总线
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
19
三、PCI插槽和PCI扩展卡 1.PCI插槽
连接 卡口
a. 4种PCI卡插槽
5V 32位插槽 5V 64位插槽 3.3V 32位插槽 3.3V 64位插槽
A1 外
B1
1.27
77.48 b. 5V32位PCI插槽
图3.4. PCI插槽
A49A52 A62 内
B49 B52 B62 3.82
20
I/O空间指针
31(63)
3210
基地址
0
预取使能
00 32位地址空间任意映射
存储空间指针
01 32位地址空间1M字节以内映射（已经不用）
10 64位地址空间任意映射
11 保留
35
举例1：
基址寄存器的值=FFF00000h
• 位0=0，表示是一个存储器地址空间映射 • 位[2:1]=00b，它使32位存储器映射 • 位3=0，表示它不是预取存储器。 • 位[31:4]
五、 PCI总线协议 1．PCI总线的传输控制 遵循的管理规则：
(1) FRAME#和IRDY#定义了总线的忙/闲状态。 (2) 一旦FRAME#信号被置为无效，在同一传输期间
不能重新设置。
(3) 除非设置IRDY#信号，一般情况下不能设置 FRAME#信号无效。
(4) 一旦主设备设置了IRDY#信号，直到当前数据期 结束为止，主设备不能改变IRDY#信号和 FRAME#信号的状态。
37
最大/最小映射地址空间是多少？ 最大/最小存储映射地址空间
最小存储映射地址空间=16字节 最大存储映射地址空间=2GB 最大/最小I/O映射地址空间 最小I/O映射地址空间=4字节 最大存储映射地址空间=256字节
38
扩展ROM基地址寄存器
31 基地址
11 10
10
保留
扩展ROM访问允许 扩展ROM基地址=FFFF0001H
主设备可以进行DWORD（双字）的交换。
主设备可在每个新数据期开始的时钟前沿改变字 节使能信号，且在整个数据期中保持不变。
读缓冲中的数据可以不考虑字节使能信号，而传 送所有的字节。 4．PCI总线的驱动与过渡
从一个设备驱动总线到另一个设备驱动PCI总线 之间设置一个过渡期，又称为交换周期，以防止总 线访问冲突。
4
三、总线的主要性能参数 1．总线频率 2．总线宽度 3．总线的数据传输率 • 总线的数据传输率=(总线宽度/8位)×总线频率
例：PCI总线的总线频率为33.3MHz，总线宽度为64 位的情况下，总线数据传输率为266MB/s 。
5
四、 总线标准的特性
1．物理特性
信号线数量、及其排列，总线插头，插座尺寸形状等
AD
七、 总线仲裁
1
2
a c
3
4
d f
5
6
7
b e
g
地址 数据
地址
数据
A存取
B存取
图3.9 两个主设备之间的PCI总线仲裁
32
八、 PCI总线配置
1、配置空间头区域及功能
33
(1)设备识别 (2)设备控制 (3)设备状态
34
(4)基址寄存器
地址映射寄存器
31 基地址
2 10
1
规范规定每个I/O基地址下 保留 的端口数不得大于256。
• 位0=1，表示扩展ROM访问允许 • 位[31:11]
2．功能特性
每根线的功能定义。
3．电器特性
每根线上信号的传输方向及有效电平范围。
4．时间特性
总线操作时序。
6
五、 总线操作和总线传送控制 1. 总线操作的4个阶段
1）总线请求和仲裁阶段 2）寻址阶段 3）数据传送阶段 4）结束阶段
7
2. 总线传送控制 1）同步方式 2）异步方式 3）半同步方式 4）分离方式
靠 外
芯片
边
芯片 扩展卡元件面
10.16
芯
片
靠 里
边
金手指
7
22.8
129.54 157.9
图 3.2 ISA扩展卡尺寸
2）ISA总线扩展卡的地址分配和中断号分配
11
二、 其它系统总线 1. EISA总线 • EISA总线支持32位地址，具有32位数据总线，总线
频率8.33MHz，最大数据传输率达到 33.3MB/s(8.33×32位/8)。
◆ 接口标准 接口标准指外设接口的规范，涉及接口信号线定义
、信号传输速率、传输方向和拓扑结构，以及电气特 性和机械特性等多个方面。
2
总线与接口的区别
❖ 总线标准具有公用性； ❖ 总线往往以主板上的总线扩展槽形式提供使用；
接口一般是以接口插座（头）形式提供使用。 ❖ 总线一般是并行传输；接口有并行传输，也有串
第三章 微机总线与接口标准
第一节 总线与接口概述
一、总线和接口及其标准的概念
◆ 总线：是在模块和模块之间或设备与设备之间的一 组进行互连和传输信息的信号线，信息包括指令、 数据和地址。 同一时间段内，只有一个主设备可主动进行信号的
传输。
1
◆ 总线标准 指芯片之间、扩展卡之间以及系统之间，
通过总线进行连接和传输信息时，应该遵守 的一些协议与规范。
第一个为1的是位20，表示映射的存储空间为1MB。 这意味着存储映射的基地址应该起始于1MB、2MB 、3MB等的边界上。
系统经过权衡后再向该基址寄存器写入实际映射 的空间基址。
36
举例2： 基址寄存器的值=FFFFFF01h • 位0=1，表示是一个I/O地址空间映射 • 位[31:2] 第一个为1的是位8，表示映射的I/O空间为256。 这意味着I/O映射的基地址应该起始于256的整数倍。
• 结构与ISA兼容，EISA总线插槽与ISA插槽等长等宽 ，内部被设计成为双层引脚。
12
2. PC-104总线 ● 主要特点 • 采用超小尺寸插卡，64+40线，嵌入式系统
插卡均采用PC-104标准的90mm×96mm尺寸。
• 自叠总线结构
• 总线驱动电流 小，功耗低
芯片 支柱
显示插卡 网络插卡 CPU插卡
15
在FRAME#有效的第1个时钟，AD[31:00]上传 送的是32位地址，称为地址期 。
在IRDY#和TRDY#同时有效时，AD[31:00]上 传送的为32位数据，称为数据期。 • C/BE[3:0]# T/S：它们是总线命令和字节使能 多路复用信号线 • PAR T/S：针对AD[31:00]和C/BE[3:0]#进行奇
8
第二节 系统总线
ISA，EISA，MCA，PC-104，STD
一、 ISA总线 (Industry Standard Architecture)
1. ISA总线的信号 （98线）
A1
外
B1
2.54
A31 C1
B31 D1
10.16
138.5
图3.1 ISA总线插槽示意图
C18
内
D18
9
10
2. ISA总线扩展卡的设计 1）ISA总线扩展卡的物理尺寸
17
4.仲裁接口信号 • REQ# T/S：总线占用请求信号 • GNT# T/S：总线占用允许信号 5.错误报告接口信号 • PERR# S/T/S：数据奇偶校验错误报告信号 • SERR# O/D：系统错误报告信号 6.中断接口信号 • PCI有4条中断线，分别是INTA#、INTB#、
INTC#、INTD#
I/O写(向I/O端口地址中写数据)
保留 保留
存储器读(从内存空间映像中读数)
存储器写(向内存空间映像中写)
C/BE[3:0]#
1000 1001 1010 1011 1100 1101 1110 1111
命令类型说明 保留 保留
配置读 配置写 存储器多行读 双地址周期 存储器行读 存储器写并无效
22
行传输。 ❖ 总线定义的信号线多， 而且齐全，有分离的控制
线、数据线和地址线；接口的信号线少，而且不齐 全，一般是控制线、数据线和地址线共用。
3
二、总线的分类
1.按总线功能或信号类型划分
• 数据总线、地址总线、控制总线 2.按总线的层次结构分
•CPU总线 •局部总线：PCI •系统总线：ISA，EISA ，。。。 •通信总线 ：RS-232，IEEE-488，USB，IEEE1394
CLK
1
2
3
4
5
6
7
8
9
FRAME#
AD
ADDRESS
DATA1 DATA2 DATA3
C/BE# IRDY#
BUSCMD
BE#s
TRDY#
DEVSEL#
地址期
数据期
数据期
数据期
图3.7 读操作时序
28
2．总线上的写操作
CLK FRAME#
AD
1
2
3
4
5
ADDRESS DATA1 DATA2
6
7
8
18
7. 64位总线扩展信号 • AD[63:32] T/S：扩展的32位地址和数据多路复用线 • C/BE[7:4]# T/S：总线命令和字节使能多路复用扩展
信号线 • REQ64# S/T/S，64位传输请求信号 • ACK64# S/T/S：64位传输允许信号 • PAR64 T/S：奇偶双字节校验
14
二、 PCI信号定义
主：49条，从：47条，可选：51条
1. 系统接口信号 • CLK IN：PCI系统总线时钟
最高33MHz/66MHz，最低0Hz。 PCI大部分信号在CLK的上升沿有效。 2. 地址与数据接口信号 • AD[31:00] T/S：它们是地址、数据多路复用 的输入/输出信号
DATA3
C/BE# IRDY#
BUSCMD BEs1 BEs2
BEs3
TRDY#
DEVSEL#
地址期 数据期 数据期
图3.8写操作时序
数据期
9
29
3．传输的终止过程
(1) 由主设备提出的终止 原因：传输结束，超时 处理：建立IRDY#，撤消FRAME#，直到TRDY#
有效后传输完最后一个数据
(2) 由从设备提出的终止 原因：死锁，8个时钟内无响应 处理：发STOP#
在任何时钟的上升沿，若STOP#和TRDY#同时有效， 就表示是传输的最后周期，IRDY#要在下一个时钟的 上升沿之前撤消，表示传输的结束。
对被目标设备终止的传输，主设备要继续完成它， 就必须用下一个未传输的数据的地址来重试访问。
31
CLK REQ#-A REQ#-B
GNT#-A GNT#-B FRAME# IRDY# TRDY#
30
PCI总线上FRAME#、IRDY#、TRDY#和STOP#遵 循的规则
当STOP#信号有效时，FRAME#应该在其后的2~3个时 钟周期内尽快撤消，但撤消时应使IRDY#有效，从设 备应无条件的保持STOP#的有效状态直到FRAME#撤消 为止。FRAME#撤消后，STOP#也应该紧跟着撤消。
#
#
0
0
×
×
×
0
0
1
×
×
0
1
1
0
×
0
1
1
1
1
0
1
1
1
24
(2) 内存地址空间
31
双字边界对齐的间
7
210
双字边界对齐的起始地址
00 地址递增 01 Cache行切换 1X 保留
00 选择该设备 01 访问该桥路后设备 1X 保留
25
3．字节对齐 PCI总线上不能进行字节的交换。具有64位通道的
总线插座
图3.3 PC-104总线插卡组装图 13
第三节 PCI总线
一、 PCI总线的特点
1) 独立于处理器 2) 传输效率高 3) 多总线共存 4) 支持突发传输 5) 支持总线主控方式
6) 采用同步操作 7) 支持两种电压下的扩展卡 8) 具有即插即用功能 9) 合理的管脚安排 10) 预留扩展空间
2.PCI插卡
IC 外 边
41.6
IC IC
1.91
60.96
12.7
80
图3.5 5V32位PCI卡尺寸
里 边
21
四、 PCI总线命令
C/BE[3:0]#
0000 0001 0010 0011 0100 0101 0110 0111
命令类型说明 中断响应 特殊周期
I/O读(从I/O端口地址中读数据)
23
2．PCI总线的寻址
(1) I/O地址空间
➢ 在I/O地址空间，32位AD线全部被用来提供一个 完整的地址编码（字节地址）。
➢ AD[1:0]和C/BE[3:0]指明传输的最低有效字节。
表3.4 AD[1:0]和C/BE[3:0]#对应关系表
AD1
AD0
C/BE3 #
C/BE2#
C/BE1 C/BE0
在每个地址（数据）期中，所有的AD线都必须 被驱动到稳定的状态（数据），包括那些字节使能 信号表明无效的字节所对应的AD线。
26
5．设备选择
CLK
1
2
3
4
5
6
7
8
FRAME#
IRDY#
TRDY# DEVSEL#
FAST MED SLOW ……
图3.6 设备选择的时序关系
27
六、 PCI总线数据传输过程 1．总线上的读操作
偶校验的校验位
16
3.接口控制信号 • FRAME# S/T/S：帧周期信号 • IRDY# S/T/S：主设备准备好信号 • TRDY# S/T/S：从设备准备好信号 • STOP# S/T/S：从设备发出的要求主设备终止当前
的数据传送的信号。 • LOCK# S/T/S：锁定信号 • IDSEL IN：初始化设备选择信号 • DEVSEL# S/T/S：设备选择信号
三、PCI插槽和PCI扩展卡 1.PCI插槽
连接 卡口
a. 4种PCI卡插槽
5V 32位插槽 5V 64位插槽 3.3V 32位插槽 3.3V 64位插槽
A1 外
B1
1.27
77.48 b. 5V32位PCI插槽
图3.4. PCI插槽
A49A52 A62 内
B49 B52 B62 3.82
20
I/O空间指针
31(63)
3210
基地址
0
预取使能
00 32位地址空间任意映射
存储空间指针
01 32位地址空间1M字节以内映射（已经不用）
10 64位地址空间任意映射
11 保留
35
举例1：
基址寄存器的值=FFF00000h
• 位0=0，表示是一个存储器地址空间映射 • 位[2:1]=00b，它使32位存储器映射 • 位3=0，表示它不是预取存储器。 • 位[31:4]
五、 PCI总线协议 1．PCI总线的传输控制 遵循的管理规则：
(1) FRAME#和IRDY#定义了总线的忙/闲状态。 (2) 一旦FRAME#信号被置为无效，在同一传输期间
不能重新设置。
(3) 除非设置IRDY#信号，一般情况下不能设置 FRAME#信号无效。
(4) 一旦主设备设置了IRDY#信号，直到当前数据期 结束为止，主设备不能改变IRDY#信号和 FRAME#信号的状态。
37
最大/最小映射地址空间是多少？ 最大/最小存储映射地址空间
最小存储映射地址空间=16字节 最大存储映射地址空间=2GB 最大/最小I/O映射地址空间 最小I/O映射地址空间=4字节 最大存储映射地址空间=256字节
38
扩展ROM基地址寄存器
31 基地址
11 10
10
保留
扩展ROM访问允许 扩展ROM基地址=FFFF0001H
主设备可以进行DWORD（双字）的交换。
主设备可在每个新数据期开始的时钟前沿改变字 节使能信号，且在整个数据期中保持不变。
读缓冲中的数据可以不考虑字节使能信号，而传 送所有的字节。 4．PCI总线的驱动与过渡
从一个设备驱动总线到另一个设备驱动PCI总线 之间设置一个过渡期，又称为交换周期，以防止总 线访问冲突。
4
三、总线的主要性能参数 1．总线频率 2．总线宽度 3．总线的数据传输率 • 总线的数据传输率=(总线宽度/8位)×总线频率
例：PCI总线的总线频率为33.3MHz，总线宽度为64 位的情况下，总线数据传输率为266MB/s 。
5
四、 总线标准的特性
1．物理特性
信号线数量、及其排列，总线插头，插座尺寸形状等
AD
七、 总线仲裁
1
2
a c
3
4
d f
5
6
7
b e
g
地址 数据
地址
数据
A存取
B存取
图3.9 两个主设备之间的PCI总线仲裁
32
八、 PCI总线配置
1、配置空间头区域及功能
33
(1)设备识别 (2)设备控制 (3)设备状态
34
(4)基址寄存器
地址映射寄存器
31 基地址
2 10
1
规范规定每个I/O基地址下 保留 的端口数不得大于256。
• 位0=1，表示扩展ROM访问允许 • 位[31:11]
2．功能特性
每根线的功能定义。
3．电器特性
每根线上信号的传输方向及有效电平范围。
4．时间特性
总线操作时序。
6
五、 总线操作和总线传送控制 1. 总线操作的4个阶段
1）总线请求和仲裁阶段 2）寻址阶段 3）数据传送阶段 4）结束阶段
7
2. 总线传送控制 1）同步方式 2）异步方式 3）半同步方式 4）分离方式
靠 外
芯片
边
芯片 扩展卡元件面
10.16
芯
片
靠 里
边
金手指
7
22.8
129.54 157.9
图 3.2 ISA扩展卡尺寸
2）ISA总线扩展卡的地址分配和中断号分配
11
二、 其它系统总线 1. EISA总线 • EISA总线支持32位地址，具有32位数据总线，总线
频率8.33MHz，最大数据传输率达到 33.3MB/s(8.33×32位/8)。
◆ 接口标准 接口标准指外设接口的规范，涉及接口信号线定义
、信号传输速率、传输方向和拓扑结构，以及电气特 性和机械特性等多个方面。
2
总线与接口的区别
❖ 总线标准具有公用性； ❖ 总线往往以主板上的总线扩展槽形式提供使用；
接口一般是以接口插座（头）形式提供使用。 ❖ 总线一般是并行传输；接口有并行传输，也有串
第三章 微机总线与接口标准
第一节 总线与接口概述
一、总线和接口及其标准的概念
◆ 总线：是在模块和模块之间或设备与设备之间的一 组进行互连和传输信息的信号线，信息包括指令、 数据和地址。 同一时间段内，只有一个主设备可主动进行信号的
传输。
1
◆ 总线标准 指芯片之间、扩展卡之间以及系统之间，
通过总线进行连接和传输信息时，应该遵守 的一些协议与规范。
第一个为1的是位20，表示映射的存储空间为1MB。 这意味着存储映射的基地址应该起始于1MB、2MB 、3MB等的边界上。
系统经过权衡后再向该基址寄存器写入实际映射 的空间基址。
36
举例2： 基址寄存器的值=FFFFFF01h • 位0=1，表示是一个I/O地址空间映射 • 位[31:2] 第一个为1的是位8，表示映射的I/O空间为256。 这意味着I/O映射的基地址应该起始于256的整数倍。
• 结构与ISA兼容，EISA总线插槽与ISA插槽等长等宽 ，内部被设计成为双层引脚。
12
2. PC-104总线 ● 主要特点 • 采用超小尺寸插卡，64+40线，嵌入式系统
插卡均采用PC-104标准的90mm×96mm尺寸。
• 自叠总线结构
• 总线驱动电流 小，功耗低
芯片 支柱
显示插卡 网络插卡 CPU插卡
15
在FRAME#有效的第1个时钟，AD[31:00]上传 送的是32位地址，称为地址期 。
在IRDY#和TRDY#同时有效时，AD[31:00]上 传送的为32位数据，称为数据期。 • C/BE[3:0]# T/S：它们是总线命令和字节使能 多路复用信号线 • PAR T/S：针对AD[31:00]和C/BE[3:0]#进行奇
8
第二节 系统总线
ISA，EISA，MCA，PC-104，STD
一、 ISA总线 (Industry Standard Architecture)
1. ISA总线的信号 （98线）
A1
外
B1
2.54
A31 C1
B31 D1
10.16
138.5
图3.1 ISA总线插槽示意图
C18
内
D18
9
10
2. ISA总线扩展卡的设计 1）ISA总线扩展卡的物理尺寸
17
4.仲裁接口信号 • REQ# T/S：总线占用请求信号 • GNT# T/S：总线占用允许信号 5.错误报告接口信号 • PERR# S/T/S：数据奇偶校验错误报告信号 • SERR# O/D：系统错误报告信号 6.中断接口信号 • PCI有4条中断线，分别是INTA#、INTB#、
INTC#、INTD#
I/O写(向I/O端口地址中写数据)
保留 保留
存储器读(从内存空间映像中读数)
存储器写(向内存空间映像中写)
C/BE[3:0]#
1000 1001 1010 1011 1100 1101 1110 1111
命令类型说明 保留 保留
配置读 配置写 存储器多行读 双地址周期 存储器行读 存储器写并无效
22
行传输。 ❖ 总线定义的信号线多， 而且齐全，有分离的控制
线、数据线和地址线；接口的信号线少，而且不齐 全，一般是控制线、数据线和地址线共用。
3
二、总线的分类
1.按总线功能或信号类型划分
• 数据总线、地址总线、控制总线 2.按总线的层次结构分
•CPU总线 •局部总线：PCI •系统总线：ISA，EISA ，。。。 •通信总线 ：RS-232，IEEE-488，USB，IEEE1394
CLK
1
2
3
4
5
6
7
8
9
FRAME#
AD
ADDRESS
DATA1 DATA2 DATA3
C/BE# IRDY#
BUSCMD
BE#s
TRDY#
DEVSEL#
地址期
数据期
数据期
数据期
图3.7 读操作时序
28
2．总线上的写操作
CLK FRAME#
AD
1
2
3
4
5
ADDRESS DATA1 DATA2
6
7
8
18
7. 64位总线扩展信号 • AD[63:32] T/S：扩展的32位地址和数据多路复用线 • C/BE[7:4]# T/S：总线命令和字节使能多路复用扩展
信号线 • REQ64# S/T/S，64位传输请求信号 • ACK64# S/T/S：64位传输允许信号 • PAR64 T/S：奇偶双字节校验
14
二、 PCI信号定义
主：49条，从：47条，可选：51条
1. 系统接口信号 • CLK IN：PCI系统总线时钟
最高33MHz/66MHz，最低0Hz。 PCI大部分信号在CLK的上升沿有效。 2. 地址与数据接口信号 • AD[31:00] T/S：它们是地址、数据多路复用 的输入/输出信号
DATA3
C/BE# IRDY#
BUSCMD BEs1 BEs2
BEs3
TRDY#
DEVSEL#
地址期 数据期 数据期
图3.8写操作时序
数据期
9
29
3．传输的终止过程
(1) 由主设备提出的终止 原因：传输结束，超时 处理：建立IRDY#，撤消FRAME#，直到TRDY#
有效后传输完最后一个数据
(2) 由从设备提出的终止 原因：死锁，8个时钟内无响应 处理：发STOP#
在任何时钟的上升沿，若STOP#和TRDY#同时有效， 就表示是传输的最后周期，IRDY#要在下一个时钟的 上升沿之前撤消，表示传输的结束。
对被目标设备终止的传输，主设备要继续完成它， 就必须用下一个未传输的数据的地址来重试访问。
31
CLK REQ#-A REQ#-B
GNT#-A GNT#-B FRAME# IRDY# TRDY#
30
PCI总线上FRAME#、IRDY#、TRDY#和STOP#遵 循的规则
当STOP#信号有效时，FRAME#应该在其后的2~3个时 钟周期内尽快撤消，但撤消时应使IRDY#有效，从设 备应无条件的保持STOP#的有效状态直到FRAME#撤消 为止。FRAME#撤消后，STOP#也应该紧跟着撤消。
#
#
0
0
×
×
×
0
0
1
×
×
0
1
1
0
×
0
1
1
1
1
0
1
1
1
24
(2) 内存地址空间
31
双字边界对齐的间
7
210
双字边界对齐的起始地址
00 地址递增 01 Cache行切换 1X 保留
00 选择该设备 01 访问该桥路后设备 1X 保留
25
3．字节对齐 PCI总线上不能进行字节的交换。具有64位通道的
总线插座
图3.3 PC-104总线插卡组装图 13
第三节 PCI总线
一、 PCI总线的特点
1) 独立于处理器 2) 传输效率高 3) 多总线共存 4) 支持突发传输 5) 支持总线主控方式
6) 采用同步操作 7) 支持两种电压下的扩展卡 8) 具有即插即用功能 9) 合理的管脚安排 10) 预留扩展空间
2.PCI插卡
IC 外 边
41.6
IC IC
1.91
60.96
12.7
80
图3.5 5V32位PCI卡尺寸
里 边
21
四、 PCI总线命令
C/BE[3:0]#
0000 0001 0010 0011 0100 0101 0110 0111
命令类型说明 中断响应 特殊周期
I/O读(从I/O端口地址中读数据)
23
2．PCI总线的寻址
(1) I/O地址空间
➢ 在I/O地址空间，32位AD线全部被用来提供一个 完整的地址编码（字节地址）。
➢ AD[1:0]和C/BE[3:0]指明传输的最低有效字节。
表3.4 AD[1:0]和C/BE[3:0]#对应关系表
AD1
AD0
C/BE3 #
C/BE2#
C/BE1 C/BE0
在每个地址（数据）期中，所有的AD线都必须 被驱动到稳定的状态（数据），包括那些字节使能 信号表明无效的字节所对应的AD线。
26
5．设备选择
CLK
1
2
3
4
5
6
7
8
FRAME#
IRDY#
TRDY# DEVSEL#
FAST MED SLOW ……
图3.6 设备选择的时序关系
27
六、 PCI总线数据传输过程 1．总线上的读操作
偶校验的校验位
16
3.接口控制信号 • FRAME# S/T/S：帧周期信号 • IRDY# S/T/S：主设备准备好信号 • TRDY# S/T/S：从设备准备好信号 • STOP# S/T/S：从设备发出的要求主设备终止当前
的数据传送的信号。 • LOCK# S/T/S：锁定信号 • IDSEL IN：初始化设备选择信号 • DEVSEL# S/T/S：设备选择信号