计算机组成原理存储器(1)(1)

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

计算机组成原理存储器(1)(1)
1.存储器
⼀、单选题(题数 54,共7 )
1
在下述存储器中,允许随机访问的存储器是()。

(1.2分)
A、磁带 B 、磁盘 C 、磁⿎ D 、半导体存储器
正确答案 D
2
若存储周期250ns,每次读出16位,则该存储器的数据传送率为()。

(1.2分)
A、4×10^6字节/秒
B、4M字节/秒
C、8×10^6字节/秒
D、8M字节/秒
正确答案 C
3
下列有关RAM和ROM得叙述中正确的是()。

IRAM是易失性存储器,ROM是⾮易失性存储器
IIRAM和ROM都是采⽤随机存取⽅式进⾏信息访问
IIIRAM和ROM都可⽤做Cache
IVRAM和ROM都需要进⾏刷新
(1.2分)
A、仅I和II
B、仅I和III
C、仅I,II,III
D、仅II,III,IV
正确答案 A
4
静态RAM利⽤()。

(1.2分)
A、电容存储信息
B、触发器存储信息
C、门电路存储信息
D、读电流存储信息
正确答案 B
5
关于计算机中存储容量单位的叙述,其中错误的是()。

(1.2分)
A、最⼩的计量单位为位(bit),表⽰⼀位“0”或“1”
B、最基本的计量单位是字节(Byte),⼀个字节等于8b
C、⼀台计算机的编址单位、指令字长和数据字长都⼀样,且是字节的整数倍
D、主存容量为1KB,其含义是主存中能存放1024个字节的⼆进制信息
正确答案 C
6
若CPU的地址线为16根,则能够直接访问的存储区最⼤容量为()。

(1.2分)
A、1M
B、640K
C、64K
D、384K
正确答案 C
7
由2K×4的芯⽚组成容量为4KB的存储器需要()⽚这样的存储芯⽚。

(1.2分)
A、2
B、4
C、8
D、16
正确答案 B
8
下⾯什么存储器是⽬前已被淘汰的存储器。

(1.2分)
A、半导体存储器
B、磁表⾯存储器
C、磁芯存储器
D、光盘存储器
正确答案 C
9
下列⼏种存储器中,()是易失性存储器。

(1.2分)
A、cache
B、EPROM
C、FlashMemory
D 、 C D-ROM
正确答案 A
10
下⾯关于半导体存储器组织叙述中,错误的是什么。

(1.2分)
A、存储器的核⼼部分是存储体,由若⼲存储单元构成
B、存储单元由若⼲存放0和1的存储元件构成
C、⼀个存储单元有⼀个编号,就是存储单元地址
D、同⼀个存储器中,每个存储单元的宽度可以不同
正确答案 D
11
在主存和CPU之间增加Cache的⽬的是什么。

(1.2分)
A、扩⼤主存的容量
B、增加CPU中通⽤寄存器的数量
C、解决CPU和主存之间的速度匹配
D、代替CPU中的寄存器⼯作
正确答案 C
12
下列关于闪存(FlashMemory)的叙述中,错误的是()。

(1.2分)
A、信息可读可写,并且读、写速度⼀样快
B、存储元由MOS管组成,是⼀种半导体存储器
C、掉电后信息不丢失,是⼀种⾮易失性存储器
D、采⽤随机访问⽅式,可替代计算机外部存储器
正确答案 A
13
某⼀DRAM芯⽚其容量为16K×1,该芯⽚地址线与数据线的最⼩引脚数⽬应为()。

(1.2分)
A、8
B、12
C、10
D、15
正确答案 A
14
在下列存储器中,存取时间的长短与信息所在的位置有关的是()。

(1.2分)
A、主存
B、⾼速缓存
C、磁带
D、固存
正确答案 C
15
若SRAM芯⽚的容量为1024*4位,则地址和数据引脚的数⽬分别是什么。

(1.2分)
A、10,4
B、5,4
C、10,8
D、5,8
正确答案 A
16
在表⽰存储器容量时,1K×8表⽰()(1.2分)
A、有1000个存储单元,每个单元为8bit
B、存储器中有8000个存储器单元
C、有1k个存储器单元,每个单元可存⼀个字节
D、访问时需要20位地址线
正确答案 C
17
已知单个存储体的存储周期为110ns,总线传输周期为10ns,则当采⽤低位交叉编址的多模块存储器时,存储体数应什么。

(1.2分)
A、⼩于11
B、等于11
C、⼤于11
D、⼤于等于11
正确答案 D
18
某32位计算机的Cache容量为16KB,Cache⾏的⼤⼩为16B,若主存与Cache地址映像采⽤直接映像⽅式,则主存地址为0x1234E8F8的单元装⼊Cache的地址是什么。

(1.2分)
A、00010001001101
B、01000100011010
C、10100011111000
D、11010011101000
正确答案 C
19
⼀个四体并⾏低位交叉存储器,每个模块的容量是64K*32位,存取周期为200ns,在下述说法中什么是正确的。

(1.2分)
A、在200ns内,存储器能向CPU提供256位⼆进制信息
B、在200ns内,存储器能向CPU提供128位⼆进制信息
C、在50ns内,存储器能向CPU提供32位⼆进制信息
D、以上都不对
20
主存和硬盘构成三级存储系统,则CPU访问该存储系统时发送的地址是什么。

(1.2分)
A、⾼速缓存地址
B、虚拟地址
C、主存物理地址
D、磁盘地址
正确答案 C
21
地址总线A15(⾼位)~A0(低位),⽤4K×4的存储芯⽚组成16KB存储器,则加⾄各存储芯⽚上的地址线是()。

(1.2分)
A、A15~A0
B、A9~A0
C、A11~A0
D、A15~A4
正确答案 C
22
假定主存按字节编址,Cache共有64⾏,采⽤直接映射⽅式,主存块⼤⼩为32字节,所有编号从0开始。

问主存地址为3000的单元的所在主存块对应Cache⾏号是什么。

(1.2分)
A、13
B、26
C、29
D、58
正确答案 C
23
下列存储器中,()速度最快。

(1.2分)
A、硬盘
B、光盘
C、磁带
D、半导体存储器
正确答案 D
24
⽤1位奇偶校验能检测出1位错误的百分⽐为()。

(1.2分)
A、0%
B、100%
C、50%
正确答案 B
25
动态半导体存储器的特点是()。

(1.2分)
A、在⼯作中存储器内容会产⽣变化
B、每次读出后,需要根据原存内容重新写⼊⼀遍
C、每隔⼀定时间,需要根据原存内容重新写⼊⼀遍
D、在⼯作中需要动态地改变访存地址
正确答案 C
26
下列存储器中,CPU不能直接访问的是()。

(1.2分)
A、硬盘
B、内存
C、 C ache
D、寄存器
正确答案 A
27
需要定时刷新的半导体存储器芯⽚是什么。

(1.2分)
A、SRAM
B 、 D RAM
C、EPROM
D、FlashMemory
正确答案 B
28
若计算机字长16位,主存地址空间⼤⼩是64KB,按字节编址,则主存寻址范围是什么。

(1.2分)
A、0~64K-1
B、0~32K-1
C、0~64KB-1
D、0~32KB-1
正确答案 A
29
组相联映象和全相联映象通常适合于()。

(1.2分)
A、⼩容量Cache
B、⼤容量Cache
C、⼩容量ROM
D、⼤容量ROM
正确答案 A
30
表⽰主存容量,通常以()为单位。

(1.2分)
A、数据块数
B、字节数
C、扇区数
D、记录项数
正确答案 B
31
有⼀主存-cache层次的存储器,其主存容量为1MB,cache容量为16KB,每字块有8个字,每字32位,采⽤直接映像⽅式,若主存地址为35301H,且CPU访问cache命中,则在cache 的第什么(⼗进制表⽰)字块中(cache起始字块为第0字块)。

(1.2分)
A、152
B、153
C、154
D、151
正确答案 A
32
下列各类存储器中,不采⽤随机存取⽅式的是(1.2分)
A、EPROM
B 、
C DROM
C 、
D RAM
D、SRAM
正确答案 B
33
⼀般来讲,直接映象常⽤在()。

(1.2分)
A、⼩容量⾼速Cache
B、⼤容量⾼速Cache
C、⼩容量低速Cache
D、⼤容量低速Cache
正确答案 B
34
在cache存储器系统中,当程序正在执⾏时,由什么完成地址变换。

(1.2分)
A、程序员
B、硬件
C、硬件和软件
D、操作系统
正确答案 B
35
假定⽤若⼲个16K*8位的存储器芯⽚组成⼀个64K*8位的存储器,芯⽚内各单元交叉编址,则地址BFFFH所在的芯⽚的最⼩地址为()。

(1.2分)
A、0000H
B、0001H
C、0002H
D、0003H
正确答案 D
36
假定⽤若⼲个16K*1位的存储器芯⽚组成⼀个64K*8位的存储器,芯⽚内各单元连续编址,则地址BFF0H所在的芯⽚的最⼩地址为什么。

(1.2分)
A、4000H
B、6000H
C、8000H
D、A000H
正确答案 C
37
计算机主存储器中存放信息的部件是()(1.2分)
A、地址寄存器
B、读写线路
C、存储体
D、地址译码线路
正确答案 C
38
⽤海明码对长度为8位的数据进⾏检/纠错时,若能纠正⼀位错,则校验位数⾄少为()。

(1.2分)
A、2
B、3
C、4
D、5
以下关于校验码的叙述中,正确的是()。

Ⅰ.校验码的码距必须⼤于2
Ⅱ.校验码的码距越⼤,检.纠错能⼒越强
Ⅲ.增加奇偶校验位的位数,可以提⾼奇偶校验的正确性
Ⅳ.采⽤奇偶校验可检测出⼀位数据错误的位置并加以纠正
Ⅴ.采⽤海明校验可检测出⼀位数据错误的位置并加以纠正
Ⅵ.CRC码通过除法运算来建⽴数据和校验位之间的约定的。

(1.2分)
A、Ⅰ、Ⅲ、Ⅴ
B、Ⅱ、Ⅳ、Ⅵ
C、Ⅰ、Ⅴ、Ⅵ
D、Ⅱ、Ⅴ、Ⅵ
正确答案 B
40
半导体静态存储器SRAM的存储原理是()。

(1.2分)
A、依靠双稳态电路
B、依靠定时刷新
C、依靠读后再⽣
D、信息不再变化
正确答案 A
41
某计算机系统,其操作系统保存在硬盘上,其内存储器应该采⽤什么。

(1.2分)
A、RAM
B、ROM
C、RAM和ROM
D、都不对
正确答案 C
42
假定下列字符编码中含有奇偶校验位,但没有发⽣数据错误,那么采⽤奇校验的字符编码是()。

(1.2分)
A、01010011
B、01100110
C、10110000
D、00110101
计算机的存储器采⽤分级⽅式是为了什么。

(1.2分)
A、⽅便编程
B、解决容量、速度、价格三者之间的⽭盾
C、保存⼤量数据⽅便
D、操作⽅便
正确答案 B
44
动态存储器的特点是()。

(1.2分)
A、⼯作中存储内容会产⽣变化
B、⼯作中需要动态改变访存地址
C、⼯作中需要动态地改变供电电压
D、需要定期刷新每个存储单元中存储的信息
正确答案 D
45
4⽚16K×8位的存储芯⽚可以设计成什么容量的存储器。

Ⅰ.64K×8位Ⅱ.32K×4位Ⅲ.32K ×16位Ⅳ.16K×32位(1.2分)
A、Ⅰ、Ⅱ
B、Ⅱ、Ⅲ
C、Ⅰ、Ⅲ
D、Ⅰ、Ⅲ、Ⅳ
正确答案 D
46 C PU可以直接访问的存储器是()。

(1.2分)
A、光盘
B、主存
C、磁盘
D、磁带
正确答案 B
47
⾼速缓冲存储器Cache⼀般采取()。

(1.2分)
A、随机存取⽅式
B、顺序存取⽅式
C、半顺序存取⽅式
D、只读不写⽅式
在Cache和主存构成的两级存储器中,Cache的存储时间是100ns,主存的存储时间是1000ns,如果希望有郊存储时间不超过190ns,则cache的命中率⾄少是什么(1.2分)
A、90%
B、98%
C、95%
D、99%
正确答案 A
49
在⼤量数据传送过程中,常⽤且有效的检验法是()。

(1.2分)
A、海明码检验
B、偶检验
C、奇检验
D 、 C RC
正确答案 D
50
列地址引脚复⽤的半导体存储器芯⽚是()。

(1.2分)
A、SRAM
B 、 D RAM
C、EPROM
D、FlashMemory
正确答案 B
51
存储器的随机访问⽅式是指()。

(1.2分)
A、可随意访问存储器
B、按随机⽂件访问存储器
C、可对存储器进⾏读出与写⼊
D、可按地址访问存储器任⼀编址单元,其访问时间相同且与地址⽆关
正确答案 D
52
在Cache的地址映射中,若主存中的任意⼀块均可映射到Cache内的任意⼀快的位置上,则这种⽅法称为什么。

(1.2分)
A、全相联映射
B、直接映射
C、组相联映射
D、混合映射
C PU可直接编程访问的存储器是()。

(1.2分)
A、主存储器
B、虚拟存储器
C、磁盘存储器
D、磁带存储器
正确答案 A
54
在存储器分层体系结构中,存储器速度从最快到最慢的排列顺序是()。

(6.4分)
A、寄存器—主存—cache—辅存
B、寄存器—主存—辅存—cache
C、寄存器—cache—辅存—主存
D、寄存器—cache—主存—辅存
正确答案 D
⼆、判断题(题数 16,共1 )
1
⼀般情况下,ROM和RAM0.6分)
正确答案√
2
因为半导体存储器加电后才能存储数据,断电后数据就丢失了,因此EPROM做成的存储器,0.6分)
正确答案×
3
双极型RAM0.6分)
正确答案×
4
微机使⽤过程中,如果突然断电,RAM和ROM
(0.6分)
正确答案×
5
⽬前⼤多数个⼈计算机中可配置的内存容量仅受地址总线位数限制。

(0.6分)
正确答案×
6
多体交叉存储器是为了解决由于主存太⼤,⽽将⼀个主存体分成多个独⽴存储体的⼀种技
0.6分)
正确答案×
7
动态RAM和静态RAM都是易失性半导体存储器。

(0.6分)
正确答案√
因为动态存储器是破坏性读出,所以在不访问动态存储器时不⽤刷新。

(0.6分)
正确答案×
9 C PU中通常都设置若⼲个寄存器,这些寄存器与主存统⼀编址。

访问这些寄存器的指令格式与访问存储器是相同的。

(0.6分)
正确答案×
10
计算机的内存由RAM和ROM两种半导体存储器组成。

(0.6分)
正确答案√11
0.6分)
正确答案×
12 C PU访问存储器的时间是由存储器的容量决定的,存储器容量越⼤,访问存储器所需
0.6分)
正确答案×
13
半导体ROM
(0.6分)
正确答案√
同SRAM相⽐,由于DRAM0.6分)
正确答案×
15
存储器是计算机中的记忆设备,它只是⽤来存放程序。

0.6分)
正确答案√
16
在计算机中,存储器是数据传送的中⼼,但访问存储器的请求是由CPU或I/O所发出的。

(1.0分)
正确答案√
三、简答题(题数 8,共1 )
1
半导体存储器芯⽚的译码驱动⽅式有⼏种?
(1.2分)
正确答案
半导体存储器芯⽚的译码驱动⽅式有两种线选法和重合法。

线选法地址译码信号只选中同⼀个字的所有位,结构简单,费器材;
重合法地址分⾏、列两部分译码,⾏、列译码线的交叉点即为所选单元。

这种⽅法通过⾏、列译码信号的重合来选址,也称矩阵译码。

可⼤⼤节省器材⽤量,是最常⽤的译码驱动⽅式。

2
存储器的层次结构主要体现在什么地⽅?为什么要分这些层次?计算机如何管理这些层次?
(1.2分)
正确答案
存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

C ache-主存层次在存储系统中主要对CPU访存起加速作⽤,即从整体运⾏的效果分析,CPU访存速度加快,接近于Cache的速度,⽽寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作⽤,即从程序员的⾓度看,他所使⽤的存储器其容量和位价接近于辅存,⽽速度接近于主存。

综合上述两个存储层次的作⽤,从整个存储系统来看,就达到了速度快、容量⼤、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件⾃动完成。

⽽主存与辅存层次的调度⽬前⼴泛采⽤虚拟存储技术实现,即将主存与辅存的⼀部分通过软硬结合的技术组成虚拟存储器,程序员可使⽤这个⽐主存实际空间(物理地址空间)⼤得多的虚拟地址空间(逻辑地址空间)编程,当程序运⾏时,再由软、硬件⾃动配合完成虚拟地址空间与主存实际物理空间的转换。

因此,这两个层次上的调度或转换操作对于程序员来说都是透明的。

计算机中哪些部件可以⽤于存储信息?按速度、容量和价格/位排序说明。

(1.2分)
正确答案
计算机中寄存器、Cache、主存、硬盘可以⽤于存储信息。

按速度由⾼⾄低排序为寄存器、Cache、主存、硬盘;
按容量由⼩⾄⼤排序为寄存器、Cache、主存、硬盘;
按价格/位由⾼⾄低排序为寄存器、Cache、主存、硬盘。

4
⼀个8K×8位的动态RAM芯⽚,其内部结构排列成256×256形式,存取周期为0.1µs。

试问采⽤集中刷新、分散刷新和异步刷新三种⽅式的刷新间隔各为多少?
(1.2分)
正确答案
采⽤分散刷新⽅式刷新间隔为:2ms,其中刷新死时间为 256×0.1µs=25.6µs
采⽤分散刷新⽅式刷新间隔为 256×(0.1µs+×0.1µs)=51.2µs
采⽤异步刷新⽅式刷新间隔为:2ms
5
说明存取周期和存取时间的区别。

(1.2分)
正确答案
存取周期和存取时间的主要区别是存取时间仅为完成⼀次操作的时间,⽽存取周期不仅包含操作时间,还包含操作后线路的恢复时间。

即存取周期=存取时间+恢复时间
6
什么是“程序访问的局部性”?存储系统中哪⼀级采⽤了程序访问的局部性原理?
(1.2分)
正确答案
程序运⾏的局部性原理指在⼀⼩段时间内,最近被访问过的程序和数据很可能再次被访问;在空间上,这些被访问的程序和数据往往集中在⼀⼩⽚存储区;在访问顺序上,指令顺序
执⾏⽐转移执⾏的可能性⼤(⼤约5:1)。

存储系统中Cache—主存层次采⽤了程序访问的局部性原理。

7
什么叫刷新?为什么要刷新?说明刷新有⼏种⽅法。

(1.2分)
正确答案
刷新对DRAM定期进⾏的全部重写过程;
刷新原因因电容泄漏⽽引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新
操作;
常⽤的刷新⽅法有三种集中式、分散式、异步式。

集中式在最⼤刷新间隔时间内,集中安排⼀段时间进⾏刷新,存在CPU访存死时间。

分散式在每个读/写周期之后插⼊⼀个刷新周期,⽆CPU访存死时间。

异步式是集中式和分散式的折衷。

8
什么是存储器的带宽?若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?
(1.6分)
正确答案
存储器的带宽指单位时间内从存储器进出信息的最⼤数量。

存储器带宽=1/200ns×32位=160M位/秒=20MB/秒=5M字/秒
注意字长32位,不是16位。

(注 1ns=10-9s)
四、其它(题数 24,共1 )
1
设主存容量为1MB,采⽤直接映射⽅式的Cache容量为16KB,块长为4,每字32位。

试问主存地址为ABCDEH的存储单元在Cache中的什么位置?
(0.4分)
正确答案
主存和Cache按字节编址, C ache容量16KB=2^14B,地址共格式为14位,分为
16KB/(4*32/8B)=2^10块,每块4*32/8=16B=2^4B,Cache地址格式为 C ache字块地址(10位)字块内地址(4位)
主存容量1MB=2^20B,地址共格式为20位,分为1MB/(4*32/8B)=2^16块,每块24B,采⽤直接映射⽅式,主存字块标记为20-14=6位,主存地址格式为主存字块标记(6位)Cache 字块地址(10位)字块内地址(4位)
主存地址为ABCDEH=10101011110011011110B,主存字块标记为101010,Cache字块地址为1111001101,字块内地址为1110,故该主存单元应映射到Cache的101010块的第1110字节,即第42块第14字节位置。

或者在Cache的第11110011011110=3CDEH字节位置。

2
假设主存容量为2MB,Cache容量为4KB,每个字块为32个字,每个字16位。

(1)Cache地址有多少位?可容纳多少块?
(2)主存地址有多少位,可容纳多少块?
(3)在直接映射⽅式下,主存的第⼏块映射到Cache中的第3块(设起始字块为第0块)?
(4)画出直接映射⽅式下主存地址字段中各段的位数。

(0.4分)
正确答案
(1)Cache容量为4KB,块长为32*16位,Cache共有4K/(32*2)=2^12/2^6=26=64块, C ache字节地址12位,字节块内地址为6位,可容纳64块
因此,Cache字节地址格式设计如下 C ache字块地址(6位)6
(2)主存容量为2MB=221字节,主存地址共21位,共分2M/(32*2)=215块,
(3)主存的第3、3+64、3+2*64。

3+2^15-64块映射在Cache的第3块。

(4)
主存字块标记为21-6-6=9位。

直接映射⽅式下主存字节地址格式如下主存字块标记(9位)Cache字块地址(6位)字块内地址(6位)
3
欲传送的⼆进制代码为1001101,⽤奇校验来确定其对应的汉明码,若在第6位出错,说明纠错过程。

(0.4分)
正确答案
欲传送的⼆进制代码为1001101,有效信息位数为n=7位,则汉明校验的校验位为k位,则2k>=n+k+1,k=4,进⾏奇校验设校验位为C1C2C3C4,汉明码为C1C2B7C3B6B5B4C4B3B2B1,C 1=1⊕B7⊕B6⊕B4⊕B3⊕B1=1⊕1⊕0⊕1⊕1⊕1=1 C
2=1⊕B7⊕B5⊕B4⊕B2⊕B1=1⊕1⊕0⊕1⊕0⊕1=0 C 3=1⊕B6⊕B5⊕B4=1⊕0⊕0⊕1=0 C 4=1⊕B3⊕B2⊕B1=1⊕1⊕0⊕1=1
故传送的汉明码为10100011101,若第6位(B5)出错,即接收的码字为10100111101,则
P1=1⊕C1’⊕B7’⊕B6’⊕B4’⊕B3’⊕B1’=1⊕1⊕1⊕0⊕1⊕1⊕1=0
P2=1⊕C2’⊕B7’⊕B5’⊕B4’⊕B2’⊕B1’=1⊕0⊕1⊕1⊕1⊕0⊕1=1
P3=1⊕C3’⊕B6’⊕B5’⊕B4’=1⊕0⊕0⊕1⊕1=1
P4=1⊕C4’⊕B3’⊕B2’⊕B1’=1⊕1⊕1⊕0⊕1=0
P4P3P2P1=0110说明第6位出错,对第6位取反即完成纠错。

4
⽤4K×4位的EPROM存储器芯⽚组成⼀个16K×8位的半导体只读存储器,试问(1)数据寄存器多少位?
(2)地址寄存器多少位?
(3)共需要多少个这样的存储器芯⽚?
(4)画出此存储器的组成框图?
正确答案
5
设主存容量为2MB,Cache容量为16KB,每字块有16个字,每字32位。

(1)若Cache采⽤直接相联映像,求出主存地址字段中各段的位数。

(2)若Cache采⽤全相联映像,求出主存地址字段中各段的位数。

(3)若Cache采⽤四路组相联映像,求出主存地址字段中各段的位数。

(0.4分)
正确答案
主存地址位数21位cache的块数=16KB/(16*4B)=28块
直接映像⽅式的字节地址格式主存标志位(位数21-8-6=7位)Cache块号(位数8位)块内地址(位数为6位)
全相连映像⽅式的字节地址格式主存标志位(位数21-6=13位)块内地址(位数为6位)
四路组相联地址格式 Cache的组数28/4=26
主存标志位(位数21-6-6=9位)Cache组号(位数6位)块内地址(位数为6位)
6
⼀个组相连映射的CACHE由64块组成,每组内包含4块。

主存包含4096块,每块由128
字组成,访存地址为字地址。

试问主存和⾼速存储器的地址各为⼏位?画出主存地址格式。

(0.4分)
正确答案
cache组数 64/4=16,Cache容量为 64*128=213字,cache地址13位
主存共分4096/16=256区,每区16块
主存容量为 4096*128=2^19字,主存地址19位,地址格式如下主存字块标记(8位)组地址(4位)字块内地址(7位)
7
⽤2K×4位的RAM存储器芯⽚组成⼀个8K×8位的半导体随机存储器,试问(1)存储器地址线有多少条?
(2)存储器数据线有多少条?
(3)共需要多少个这样的存储器芯⽚?
(4)哪⼏位地址线进⾏地址译码后和芯⽚⽚选线相连?
(0.4分)
正确答案
(1)13
(2)8
(3)8
(4)A12A11
8
已知cache命中率H=0.98,主存⽐cache慢4倍,已知主存存取周期为200ns,求cahce /主存系统的效率和平均访问时间。

(0.4分)
ta=0.98*tc+0.02*tm=0.98*50+200*0.02=53ns
e=50ns/ta*100%=50/53*100%=94.33%
9
设某机主存容量为4MB,Cache容量为16KB,每字块有8个字,每字32位,设计⼀个四路组相联映射(即Cache每组内共有4个字块)的Cache组织。

(1)画出主存地址字段中各段的位数。

(2)设Cache的初态为空,CPU依次从主存第0,1,2,…,89号单元读出90个字(主存⼀次读出⼀个字),并重复按此次序读8次,问命中率是多少?
(3)若Cache的速度是主存的6倍,试问有Cache和⽆Cache相⽐,速度约提⾼多少倍?(0.4分)
正确答案
(1)根据每字块有8个字,每字32位(4字节),得出主存地址字段中字块内地址为3+2=5位。

根据Cache容量为16KB=2^14B,字块⼤⼩为8*32/8=32=2^5B,得Cache地址共14位,Cache 共有2^(14-5)=2^9块。

根据四路组相联映射,Cache共分为2^9/2^2=2^7组。

根据主存容量为4MB=2^22B,得主存地址共22位,主存字块标记为22-7-5=10位,故主存地址格式为主存字块标记(10位)组地址(7位)字块内地址(5位)
(2)由于每个字块中有8个字,⽽且初态为空,因此CPU读第0号单元时,未命中,必须访问主存,同时将该字所在的主存块调⼊Cache第0组中的任⼀块内,接着CPU读第1~7号单元时均命中。

同理,CPU读第8,16,…,88号时均未命中。


见,CPU在连续读90个字中共有12次未命中,⽽后8次循环读90个字全部命中,命中率为
(90*8-12)/(90*8)=0.983
(3)设Cache的周期为t,则主存周期为6t,没有Cache的访问时间为6t*90*8,有Cache 的访问时间为t(90*8-12)+6t*12,则有Cache和⽆Cache相⽐,速度提⾼的倍数为
(6t*90*8)/[(90*8-12)t+6t*12]-1=4.54
10
某信息为“0110010”,请编制其海明校验码(奇校验),并给出步骤。

(0.4分)
正确答案
有效信息均为n=7位,校验位位数k=4位,(2k>=n+k+1),添加校验位为c1,c2,c4,c8,共11位
则设海明码位置为:
1234567891011
c1c20c4110c8010
则各⼩组C1:357911-->01000->c1=0 C 2:3671011-->01010->c2=1 C
4:567-->110->c4=1
C8:9 10 11->010->c8=0
所以按配奇的海明码为***********
11
已知cache/主存系统效率为85%,平均访问时间为60ns,cache⽐主存快4倍,求主存存储器周期是多少?cache命中率是多少?
正确答案
某8位机采⽤单总线结构,地址总线16根(A15~A0,A0为低位),数据总线8根(D7~D0),控制总线中与主存有关的有MREQ(允许访存,低电平有效),R/W(⾼电平为读命令,低电平为写命令)。

主存地址空间分配如下 0~8191为系统程序区,由只读存储器芯⽚组成。

8192~32767为⽤户程序区;最后(最⼤地址)2K 字节地址空间为系统程序⼯作区。

上述地址为⼗进制,按字节编址。

现有如下存储器芯⽚ ROM 8K×8位(控制端仅有R)
RAM(静态) 16K×1位,2K×8位,4K×8位,8K×8位
请从上述芯⽚中选择适当芯⽚设计该计算机主存储器,画出主存储器逻辑框图。

注意画选⽚逻辑(可选⽤门电路及3︰8译码器74LS138)与CPU的连接,说明选哪些存储器芯⽚,选多少⽚?
(0.4分)
正确答案
13
设CPU共有16根地址线,8根数据线,并⽤/MREQ低电平有效)作访存控制信号,R//W作读写命令信号(⾼电平为读,低电平为写)。

现有下列存储芯⽚ ROM(2K×8位,4K×4位,8K×8位),RAM(1K×4位,2K×8位,4K×8位),及74138译码器和其他门电路(门电路⾃定)。

试从上述规格中选⽤合适芯⽚,画出CPU和存储芯⽚的连接图。

要求(1)最⼩4K地址为系统程序区,4096~16383地址范围为⽤户程序区。

(2)指出选⽤的存储芯⽚类型及数量。

(3)详细画出⽚选逻辑。

(0.4分)
正确答案
(1)地址空间分配图系统程序区(ROM共4KB) 0000H-0FFFH
⽤户程序区(RAM共12KB) 1000H-3FFFH
(2)选⽚ ROM 选择4K×4位芯⽚2⽚,位并联
RAM 选择4K×8位芯⽚3⽚,字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围
为:3000H-3FFFH)
(3)各芯⽚⼆进制地址分配如下
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM1,2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1
RAM1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
RAM2 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1
RAM3 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
C PU和存储器连接逻辑图及⽚选逻辑图略
14
设有⼀个直接映象⽅式的cache,其容量为8K字,每块内有为16个字,主存的容量是512K 字,求
(1)主存有多少个块?多少区?
(2)该cache可容纳多少个块?Cache字地址有多少位?块号和块内地址各多少位?
(3)主存的字地址有多少位?地址格式参数各多少位?
(4)主存中的第i块映象到cache中哪⼀个块中?
(5)将主存的第513块调⼊cache,则cache的块号为多少?它的块号标志为多少?
(6)在上⼀步的基础上,送出的主存的字地址为04011H时,是否命中?
(0.4分)
正确答案
15
设有⼀个64K×8位的RAM芯⽚,试问该芯⽚共有多少个基本单元电路(简称存储基元)?欲设计⼀种具有上述同样多存储基元的芯⽚,要求对芯⽚字长的选择应满⾜地址线和数据线的总和为最⼩,试确定这种芯⽚的地址线和数据线,并说明有⼏种解答。

(0.4分)
正确答案
这种芯⽚的引脚分配⽅案有两种地址线=19根,数据线=1根;或地址线=18根,数据线=2根。

16
设主存容量为256K字,Cache容量为2K字,块长为4。

(1)设计Cache地址格式,Cache中可装⼊多少块数据?
(2)在直接映射⽅式下,设计主存地址格式。

(3)在四路组相联映射⽅式下,设计主存地址格式。

(4)在全相联映射⽅式下,设计主存地址格式。

(5)若存储字长为32位,存储器按字节寻址,写出上述三种映射⽅式下主存的地址格式。

(0.4分)
正确答案
(1)Cache容量为2K字,块长为4,Cache共有2K/4=2^11/2^2=2^9=512块, C ache字地址9位,字块内地址为2位
因此,Cache地址格式设计如下 C ache字块地址(9位)字块内地址(2位)
(2)主存容量为256K字=218字,主存地址共18位,共分256K/4=216块,
主存字块标记为18-9-2=7位。

直接映射⽅式下主存地址格式如下主存字块标记(7位)Cache字块地址(9位)字块内地址(2位)
(3)根据四路组相联的条件,⼀组内共有4块,得Cache共分为512/4=128=27组,
主存字块标记为18-7-2=9位,主存地址格式设计如下主存字块标记(9位)组地址(7位)。

相关文档
最新文档