基于DDS的波形发生器优化设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
维普资讯
要 董 曼 科 技论坛 兰 兰 兰 兰 至 量 兰 誊
兰 三三口 ７ 羞三 ２ Ｄ 年第７７期煮 蓦 三
基于 Ｄ Ｓ的波形发生器优化设计 Ｄ
熊 维
（ 东轻 工职业技 术学院机 电工程 系， 广 广东 广州 ５ ０ ０ ） １３０
摘 要： 介绍 了 Ｄ Ｓ的基本原理 ， Ｄ 分析 了数字合成器的基本算法 ， 并对其误差进行 Ｔ＇ ＇ ， ｆ ｆ 使频 率更加稳定 ， －， ￣ 减小 了相位抖动。并给 出了 于 基 Ｖ Ｄ 语 言的直接数 字合成器的工作原理 、 ＨＬ 设计思路 、 电路结构。提 出了在 高频时采用变址查表设计方案 ， 使输 出带宽得到 了极大提 高， 滤波器更简
ห้องสมุดไป่ตู้单。
关键词 ： Ｄ ； Ｈ Ｌ 相位 累加器； Ｄ ＳＶ Ｄ ； 变址查表 ； 频率误差优化
引言
出频率 的相位抖动 ， 应该把余数 Ｓ 个脉 冲均匀分配到一个周期 的时 间
上， 对于输出频率 ， 的信号 ， 应该在每 ｎ ｉ （ 业 ） ＝ｎ ＿ 个脉冲减去一 个 ｔ 脉冲 ，并且改变相 位累加器 的溢出值 ，使之 正好 能整除 Ｋ 。考虑 到 ＦＧ Ｐ Ａ进行除法运算会浪费大量资源 ，这个 ｎ 由单片机算 出后送 给 值 ＦＧ ， Ｐ Ａ 具体波形如图 ２ 所示 ：
很大时保证 了低频 的精确度 和很大的频谱带 宽。 但相位增量 不益过大 ， 由式（ ） ３ 失真度的近似公式可知 ， ｑ为均 设
匀量化 间隔 ， 当采样点 为 １０ ２ ０时 ， 失真度约为 Ｏ２％； ．３ 当采样点 为 １０ ２ 时， 失真度约为 Ｏ ９ 当采样点 为 ３ ． ％； ８ Ｏ时 ， 失真度为 ５ ２ 当采样 点 ． ％； ９ 更少时波形会严重失 真。 ３数据查找表 的设计 Ｆ Ｇ 的结构是由基 于半定制门陈列的设计思想而得 到的。 ＰＡ 从本 质上讲 ， Ｐ Ａ是一 种比半定制还 方便 的 Ａ Ｉ ＦＧ ＳＣ设 计技术 。Ｆ Ｇ Ｐ Ａ的结 构主要分为三部分： 可编程逻辑块 、 可编程 １ ０模块 、 编程 内部连线 。 可 可编程逻辑块的构造 主要有两种类型： 即基于查找表的结构类型 和基 于乘积项的结构类 型。查找表型 Ｆ ＧＡ的可 编程逻辑单元是 由功 能为 Ｐ 查找表 的 Ｓ ＡＭ构成 逻辑 函数发生器 ， Ｒ 实现与其它功能块的可编程连 接 。利用 Ｖ Ｄ Ｈ Ｌ语言 和 Ｌ Ｍ Ｒ Ｍ宏模 块可 以在 Ｆ Ｇ Ｐ Ｏ Ｐ Ａ上实现 双 口 Ｒ ＡＭ或 Ｒ ＯＭ。前 者需 用 单 片机 将波 形 曲线 数 据算 出后 送 人 双 口 Ｒ Ｍ， Ａ 实现任意波形 的输 出。后者将波形提前储存在 Ｒ Ｍ 中， Ｏ 通过 改 变地址 ， 来实现不同波形 ， 占用了大量系统资源。 但 结论 文章在对 Ｄ Ｓ的基本原理进行深人理解的基础上 ，采用多级 流 Ｄ 水线控制技 术对 Ｄ Ｓ Ｖ Ｄ 语 言实现进行优化 ， 了一种任意波 Ｄ 的 ＨＬ 设计 形发生器 ， 通过对频率字 和相位 累加器溢 出值的改变改善了传统 Ｄ Ｓ Ｄ 全数 字化结构引起 的输 出频率准确性差 、 相位抖动 的缺 陷 ； 还采 用可 变地址 的方法实现 的宽带宽 的频率输出 ， 克服 了传统任意波形发生 器 输 出波形频率窄、 Ｒ 对 ＡＭ读取速度要求高 、 不易滤波 的缺点。
图 ２减去脉冲的频率信号 ２３变址设计 ． 在低频 情况下 ， 为了保证输 出波形 的精确度 和波形质 量 ， 以用 可 地址对波形储存器 中的每一个地址实现查表输出 ，但当频率较高时 ， 如式 （ ） 如果系统 时钟 为 ２ Ｍ ｚ储 存器 中的数 据位 数为 １ ０ １， ４ Ｈ， ２ 个点 ， 逐个点 查表所 能达到的最 大频率 为 ＩＯ Ｈｚ Ｏ Ｋ 。所 以如果这个 时候想 增 加频率 。 只能以损失读取储存器 中的数据来实现 ， 也就是说 ， 跳过一些 数据 。这只需要改变地址 累加器的相位增量 ，这样可以在 加法器 的 Ｎ
直 接数 字式频 率合 成 （Ｄ ）技术 是美 国学 者 Ｊ ｉ ｙ Ｃ ＤＳ ．Ｔｅ ， ．Ｍ． ｍｅ Ｒ ｄｒ Ｂ Ｇ ｌ １ ７ ａｅ 和 ． ｏｄ在 ９ １年首次提出的 ， 采用全数字化实现方式［ Ｉ Ｊ 。近 年来 ， 随着集成 电路工 艺技 术水平 的提高 ， Ｄ 技术得到 了迅 速发展 。 ＤＳ 新一代的直接 数字频率合成器 Ｄ Ｓ 采 用全数字 的方式实 现频 率合 Ｄ， 成。与传统 的频率合成技术相 比 Ｄ Ｓ Ｄ 具有 ： 频率转换快 、 频率 分辨率 高、 频点 数多、 相位 连续 、 相位噪声小 、 控制容易 、 稳定可靠等 相当多 的 优点 ， 在超高速应用领域和实时测控方 面有非常广阔的应用前 景口 。 利用 Ｍ ｆｂ ａ ａ 数学工具和 Ｍ ｘ ｌ Ｉ开发软件 ， ｌ ａｐ ｓ ｕＩ 基于 Ｆ Ｇ Ｐ Ａ和单 片机 以及 相应的外 围设备通 过高频变址和频 率误 差优化 实现多波形 信号 发生器 。这种方法频率精度高 ， 动态范围大 ， 滤波实现简单 。 １ＤＤ Ｓ的原理介绍 Ｄ ＤＳ是一种应用数字 电路产生波形 的方法 ，其 主要 由相位 累加 器、正弦波形表 、ＤＡ转换器 、低通滤 波器组成 ，工 作原理 如图 １ ／ 。 在系统时钟的控制下 ，将频 率控 制字 Ｋ送到相位 累加器 ，更新 相位 累加器的数据 ，然后把相位累加器 中的数 据 Ｎ作为地址对正 弦 Ｒ Ｍ Ｏ 表进行查询 ，通过改 变相 位增量就 可以改变 Ｄ Ｓ的输 出频 率值 。由 Ｄ 波形 Ｒ Ｍ存储器取 出的波形量化数据 ， Ｏ 经过 ＡＤ转换器转换成模拟 ／ 电压 ， 电流，再经过低通滤波器将波形 中的高次谐波 滤除 ，得到 Ｄ Ｓ Ｄ 的输 出频率ｐ － －－ 。
要 董 曼 科 技论坛 兰 兰 兰 兰 至 量 兰 誊
兰 三三口 ７ 羞三 ２ Ｄ 年第７７期煮 蓦 三
基于 Ｄ Ｓ的波形发生器优化设计 Ｄ
熊 维
（ 东轻 工职业技 术学院机 电工程 系， 广 广东 广州 ５ ０ ０ ） １３０
摘 要： 介绍 了 Ｄ Ｓ的基本原理 ， Ｄ 分析 了数字合成器的基本算法 ， 并对其误差进行 Ｔ＇ ＇ ， ｆ ｆ 使频 率更加稳定 ， －， ￣ 减小 了相位抖动。并给 出了 于 基 Ｖ Ｄ 语 言的直接数 字合成器的工作原理 、 ＨＬ 设计思路 、 电路结构。提 出了在 高频时采用变址查表设计方案 ， 使输 出带宽得到 了极大提 高， 滤波器更简
ห้องสมุดไป่ตู้单。
关键词 ： Ｄ ； Ｈ Ｌ 相位 累加器； Ｄ ＳＶ Ｄ ； 变址查表 ； 频率误差优化
引言
出频率 的相位抖动 ， 应该把余数 Ｓ 个脉 冲均匀分配到一个周期 的时 间
上， 对于输出频率 ， 的信号 ， 应该在每 ｎ ｉ （ 业 ） ＝ｎ ＿ 个脉冲减去一 个 ｔ 脉冲 ，并且改变相 位累加器 的溢出值 ，使之 正好 能整除 Ｋ 。考虑 到 ＦＧ Ｐ Ａ进行除法运算会浪费大量资源 ，这个 ｎ 由单片机算 出后送 给 值 ＦＧ ， Ｐ Ａ 具体波形如图 ２ 所示 ：
很大时保证 了低频 的精确度 和很大的频谱带 宽。 但相位增量 不益过大 ， 由式（ ） ３ 失真度的近似公式可知 ， ｑ为均 设
匀量化 间隔 ， 当采样点 为 １０ ２ ０时 ， 失真度约为 Ｏ２％； ．３ 当采样点 为 １０ ２ 时， 失真度约为 Ｏ ９ 当采样点 为 ３ ． ％； ８ Ｏ时 ， 失真度为 ５ ２ 当采样 点 ． ％； ９ 更少时波形会严重失 真。 ３数据查找表 的设计 Ｆ Ｇ 的结构是由基 于半定制门陈列的设计思想而得 到的。 ＰＡ 从本 质上讲 ， Ｐ Ａ是一 种比半定制还 方便 的 Ａ Ｉ ＦＧ ＳＣ设 计技术 。Ｆ Ｇ Ｐ Ａ的结 构主要分为三部分： 可编程逻辑块 、 可编程 １ ０模块 、 编程 内部连线 。 可 可编程逻辑块的构造 主要有两种类型： 即基于查找表的结构类型 和基 于乘积项的结构类 型。查找表型 Ｆ ＧＡ的可 编程逻辑单元是 由功 能为 Ｐ 查找表 的 Ｓ ＡＭ构成 逻辑 函数发生器 ， Ｒ 实现与其它功能块的可编程连 接 。利用 Ｖ Ｄ Ｈ Ｌ语言 和 Ｌ Ｍ Ｒ Ｍ宏模 块可 以在 Ｆ Ｇ Ｐ Ｏ Ｐ Ａ上实现 双 口 Ｒ ＡＭ或 Ｒ ＯＭ。前 者需 用 单 片机 将波 形 曲线 数 据算 出后 送 人 双 口 Ｒ Ｍ， Ａ 实现任意波形 的输 出。后者将波形提前储存在 Ｒ Ｍ 中， Ｏ 通过 改 变地址 ， 来实现不同波形 ， 占用了大量系统资源。 但 结论 文章在对 Ｄ Ｓ的基本原理进行深人理解的基础上 ，采用多级 流 Ｄ 水线控制技 术对 Ｄ Ｓ Ｖ Ｄ 语 言实现进行优化 ， 了一种任意波 Ｄ 的 ＨＬ 设计 形发生器 ， 通过对频率字 和相位 累加器溢 出值的改变改善了传统 Ｄ Ｓ Ｄ 全数 字化结构引起 的输 出频率准确性差 、 相位抖动 的缺 陷 ； 还采 用可 变地址 的方法实现 的宽带宽 的频率输出 ， 克服 了传统任意波形发生 器 输 出波形频率窄、 Ｒ 对 ＡＭ读取速度要求高 、 不易滤波 的缺点。
图 ２减去脉冲的频率信号 ２３变址设计 ． 在低频 情况下 ， 为了保证输 出波形 的精确度 和波形质 量 ， 以用 可 地址对波形储存器 中的每一个地址实现查表输出 ，但当频率较高时 ， 如式 （ ） 如果系统 时钟 为 ２ Ｍ ｚ储 存器 中的数 据位 数为 １ ０ １， ４ Ｈ， ２ 个点 ， 逐个点 查表所 能达到的最 大频率 为 ＩＯ Ｈｚ Ｏ Ｋ 。所 以如果这个 时候想 增 加频率 。 只能以损失读取储存器 中的数据来实现 ， 也就是说 ， 跳过一些 数据 。这只需要改变地址 累加器的相位增量 ，这样可以在 加法器 的 Ｎ
直 接数 字式频 率合 成 （Ｄ ）技术 是美 国学 者 Ｊ ｉ ｙ Ｃ ＤＳ ．Ｔｅ ， ．Ｍ． ｍｅ Ｒ ｄｒ Ｂ Ｇ ｌ １ ７ ａｅ 和 ． ｏｄ在 ９ １年首次提出的 ， 采用全数字化实现方式［ Ｉ Ｊ 。近 年来 ， 随着集成 电路工 艺技 术水平 的提高 ， Ｄ 技术得到 了迅 速发展 。 ＤＳ 新一代的直接 数字频率合成器 Ｄ Ｓ 采 用全数字 的方式实 现频 率合 Ｄ， 成。与传统 的频率合成技术相 比 Ｄ Ｓ Ｄ 具有 ： 频率转换快 、 频率 分辨率 高、 频点 数多、 相位 连续 、 相位噪声小 、 控制容易 、 稳定可靠等 相当多 的 优点 ， 在超高速应用领域和实时测控方 面有非常广阔的应用前 景口 。 利用 Ｍ ｆｂ ａ ａ 数学工具和 Ｍ ｘ ｌ Ｉ开发软件 ， ｌ ａｐ ｓ ｕＩ 基于 Ｆ Ｇ Ｐ Ａ和单 片机 以及 相应的外 围设备通 过高频变址和频 率误 差优化 实现多波形 信号 发生器 。这种方法频率精度高 ， 动态范围大 ， 滤波实现简单 。 １ＤＤ Ｓ的原理介绍 Ｄ ＤＳ是一种应用数字 电路产生波形 的方法 ，其 主要 由相位 累加 器、正弦波形表 、ＤＡ转换器 、低通滤 波器组成 ，工 作原理 如图 １ ／ 。 在系统时钟的控制下 ，将频 率控 制字 Ｋ送到相位 累加器 ，更新 相位 累加器的数据 ，然后把相位累加器 中的数 据 Ｎ作为地址对正 弦 Ｒ Ｍ Ｏ 表进行查询 ，通过改 变相 位增量就 可以改变 Ｄ Ｓ的输 出频 率值 。由 Ｄ 波形 Ｒ Ｍ存储器取 出的波形量化数据 ， Ｏ 经过 ＡＤ转换器转换成模拟 ／ 电压 ， 电流，再经过低通滤波器将波形 中的高次谐波 滤除 ，得到 Ｄ Ｓ Ｄ 的输 出频率ｐ － －－ 。