实验报告01-1位加法器

实验报告01-1位加法器
实验_＿一＿＿
【目的与要求】
1.掌控1十一位全加器的设计
2.学会1十一位加法器的拓展
1.设计1位全加器
2.将1十一位全加器拓展为4十一位全加器
3.并使4位的全加器能够搞加减法运算
1.1位全加器的设计
（1）写下1十一位全加器的真值表（2）根据真值表写下表达式并化简
（3）画出逻辑电路（4）用quartusii进行
功能仿真，检验逻辑电路与否恰当，将仿真波形图片并粘贴于此（5）如果电路设计恰当，将该电路展开PCB以用作下一个环节
2.将1位全加器扩展为4位全加器
（1）用1十一位全加器拓展为4位的全加器，图画出来电路图
（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两
个数之和必须在4十一位补码的数的范围内，这两个数包含符号在内共4十一位），用quartusii展开功能仿真并对仿真结果展开图片。

-5+3=-2：
1011+0011=1110
3.将4位的全加器改进为可进行4位加法和减法的运算器
（1）在4十一位加法器的基础上，对电路展开修正，而因电路不仅能够展开提
法运算而且还能进行减法运算。

画出该电路
（2）分别用两个4十一位补码的正数和负数检验该电路的正确性（特别注意两个
数之和必须在4位补码的数的范围内），用quartusii进行功能仿真并对仿真结果进行截图。

3-5=-2:0011101011110
3+(-5)=-2:0011010111110。