译码器是一个多输入、多输出的组合逻辑电路

195
实验18 触发器、计数器及其应用
一、实验目的
1. 掌握集成J-K 触发器和D 触发器的逻辑功能，学习用触发器组成计数器。

2. 掌握集成计数器74LS290的逻辑功能和使用方法。

3. 学习中规模集成显示译码器和数码显示器配套使用的方法。

二、实验原理
1．触发器
常见的集成触发器有D 触发器和JK 触发器，根据电路结构，触发器受时钟脉冲触发的方式有维持阻塞型和主从型。

维持阻塞型又称边沿触发方式，触发状态的转换发生在时钟脉冲的上升或下降沿。

而主从型触发方式状态的转换分两个阶段，在CP=1期间完成数据存入，在CP 从1变为0时完成状态转换。

① JK 触发器：在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。

本实验采用74LS112双JK 触发器，是下降边沿触发的边沿触发器。

引脚如图4.18.1所示。

U CC 1R D 2R D 2CP 2K 2J 2S D 2Q ________1CP
1K
1J
1S D
1Q
1Q
2Q
GND
________123456789
10
11
12
13
14
15
16
74LS112
图4.18.1 74LS112双JK 触发器外引线排列
JK 触发器的状态方程为：n n n Q K Q J Q +=+1
J 和K 是数据输入端，是触发器状态更新的依据，若J 、K 有两个或两个以上输入端时，组成“与”的关系。

后沿触发JK 触发器的功能如表4.18.1所示。

JK 触发器常被用作缓冲存储器，移位寄存器和计数器。

表4.18.1 74LS112双JK 触发器逻辑功能表
② D 触发器：在输入信号为单端的情况下，常使用D 触发器。

其输出状态的更新发生在
196
CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来时D 端的状态。

本实验采用74LS74双D 触发器，它是上升边沿触发的D 触发器。

引脚如图4.18.2所示。

U CC 2R D 2D 2CP 2S D 2Q 2Q ______
1R D
1D
1CP 1S D
1Q
1Q
GND
______123
4
5678
9
10
1112
13
14
74LS74
图4.18.2 74LS74双D 触发器外引线排列
表4.18.2 74LS74双D 触发器逻辑功能表
D 触发器的状态方程为：D Q =
D 触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。

2．计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数体制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数电路。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

图4.18.3所示为二—五—十进制异步计数器74LS290的外引线排列。

U CC R OB R 0A 2CP 11CP 0Q 0Q 3____
S 9A
S 9B
Q 2
Q 1
GND
12
3456
78
9
10
1112
13
14
74LS290
图4.18.3 计数器74LS290的外引线排列
74LS290其内部是由四个下降沿触发的J-K 触发器组成的两个独立计数器。

一个是二进
197
制计数器，CP 0为时钟脉冲输入端，Q 0为输出端；另一个是异步五进制计数器，CP 1为时钟脉冲输入端，Q 3 Q 2 Q 1为输出端。

R 0A 、R 0B 称为异步复位（清零）端，S 9A 、S 9B 称异步置9端。

其功能如表4.18.3所示。

表4.18.3 74LS290异步计数器逻辑功能表
3．译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示还用于数据分配、存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

（1） 七段发光二极管（LED ）数码管是目前最常用的数字显示器，图4.18.4为共阴管和共阳管的电路以及共阳LED 七段数码管外引线排列。

a
b c
d e f g
a
b c
d e
f g
CC -U CC
(a) (b) 图4.18.4 共阴管和共阳管的电路以及共阳LED 七段数码管外引线排列 (a) 共阴管和共阳管的电路 (b) 共阳LED 七段数码管外引线排列
一个LED 数码管可用来显示一位0—9十进制数和一个小数点。

小型数码管（0.5吋和0.36吋）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）颜色不同略有差别，通常约为2-2.5V ，每个发光二极管的点亮电流在5-10mA 。

LED 数码管要显示BCD 码所表示的十进制数字就需要有一个专门的译码器，有些译码器不但要完成译码功能，还带有驱动电路，以驱动数码管工作。

（2） BCD 码七段译码驱动器，此类译码器有共阳和共阴两类。

型号有74LS47（共阳）、74LS48（共阴）、CC4511（共阴）等。

本实验采用共阳接法的74LS247 BCD 七段显示译码器，图4.18.5
198
为74LS247的外引线排列。

表4.18.4为74LS247 BCD 七段显示译码器功能表。

U CC A2
A3
AO
__
A1
LT BI/RBO RBI GND
123
4
5
6
789
10
11
12
13
14
74LS247
15
16
a b c d e f g ______
图4.18.5 74LS247的外引线排列
表4.18.4 74LS247 BCD 七段显示译码器功能表
数码管正常工作时每段电流约为8mA ，所以数码管与显示译码器配套使用时，在两者之间应串入510Ω左右的限流电阻。

本实验将74LS247显示译码器、数码管和限流电阻已配套连接在实验板上。

如图4.18.6所示：
A2A3AO
A1LT ______图4.18.6 译码显示电路
三、实验仪器、设备和元器件
数字实验箱1台；直流稳压电源1台；信号发生器1台；74LS112、74LS74、74LS290；译码显示电路板等。

四、实验内容和步骤
1．J-K触发器
（1）按表4.18.5的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿，记录于表中。

表4.18.5
（2）按图4.18.7接线，用74LS112双JK触发器构成同步三进制加法计数器
Q2Q1
图4.18.7 同步三进制加法计数器
①手动输入CP单次脉冲，记录计数器工作状态。

② CP端送入频率为1kHz的TTL矩形脉冲，用示波器观察并记录CP、Q1、Q2的波形的关系。

2．D触发器
（1）按表4.18.6的要求改变D、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的上升沿，记录于表中。

表4.18.6
199
200
（2） 按图4.18.8接线，用两个74LS74双D 触发器构成异步二进制加法计数器。

① 手动输入CP 单次脉冲，记录计数器工作状态。

② CP 端送入频率为1kHz 的TTL 矩形脉冲，用示波器观察并记录CP 、Q 3、Q 2、Q 1、Q 0
的波形关系。

图4.18.8 74LS74双D 触发器构成异步二进制加法计数器
3．二—五—十进制计数器
（1） 按表4.18.7的要求改变复位端、置9端状态，观察Q3、Q2、Q1、Q0状态变化，验证复位端、置9端功能。

表4.18.7
（2） 按图18.9接线，用74LS290构成十进制计数器、六进制计数器
（a ） （b ）
图4.18.9 74LS290的应用电路
（a ）十进制计数器 （b ） 六进制计数器
① 手动输入CP 单次脉冲，记录计数器工作状态。

② 将电路中输出端Q 3、Q 2、Q 1、Q 0与译码显示电路的A 3、A 2、A 1、A 0端相联。

手动输入CP 单次脉冲，观察Q 3、Q 2、Q 1、Q 0状态以及相应数码管显示字符。

③ CP 端送入频率为1kHz 的TTL 矩形脉冲，用示波器观察并记录CP 、Q 3、Q 2、Q 1、
Q0的波形关系。

五、预习内容
1．复习有关触发器、计数器的内容。

2．复习有关译码器的工作原理。

3．绘出各实验内容的详细线路图。

4．拟出各实验内容所需的测试记录表格。

六、实验总结报告
1．画出实验线路图，记录、整理实验现象及实验所得的有关波形。

对实验结果进行分析。

2．总结使用集成触发器、计数器的体会。

201。