实验一：一位二进制全加器的设计

实验1：Quartus II的原理图输入设计练习
一、实验目的：
1、熟悉和掌握Quartus II软件的使用方法；
2、学习和掌握基于原理图输入的EDA设计流程和设计方法；
3、学习和掌握用EDA实验开发系统进行硬件验证的方法。

二、实验内容
1、用原理图输入设计法设计一个一位全加器。

三、实验条件
（1）电脑。

（2）开发软件：Quartus II
（3）开发设备：EL —EDA—V型;
EDA实验开发系统。

（4）拟用芯片：ACEX1K;
EP1K100QC208-3。

四、实验设计
1)全加器的逻辑图
由异或门和二输入端与非门构成的一位全加器如图所示：
2）仿真波形
3）管脚锁定
全加器引脚 A B C S CO
Pin7 Pin8 Pin9 Pin37 Pin36 EP1K100QC208-3
芯片
d2 d1 d0 LED1 LED0 EDA实验开发
系统
五、实验结果及总结
1）系统仿真情况
从系统仿真结果可以看出，本系统完全符合设计要求，能实现全加器的加法及进位的功能，但有竞争与冒险现象发生从进位看出 2）硬件验证情况
A接键1，B接键2，C接键3，出C0接发光二极管D1,S接发光二极管D2，一位二进制全加器的硬件验证结果表如表 1.1所示，从实验结果可以看出，本系统完全符合设计要求。

表1.1 F_ADDER的硬件验证结果
AIN 0 1 0 1 0 1 1 BIN 0 0 1 1 0 0 1 CIN 0 0 0 0 1 1 1 SUM 0 1 1 0 1 0 1 COUT 0 0 0 1 0 1 1 3）实验过程中出现的问题及解决办法
问题：在进行仿真的时候出现错误
解决办法：通过检查发现仿真时时长不能设置的太短。

经过
设置最后仿真成功。

经过源程序的编辑和编译、逻辑综合、逻辑配适、编程下载成功后，在EDA实验开发系统进行硬件测试，经测试实验结果完全正确。