EDA仿真作业题及要求
（完整word版）EDA技术题库
（完整word版）EDA技术题库EDA技术题库⼀．填空题1. Verilog的基本设计单元是模块。
它是由两部分组成，⼀部分描述接⼝；另⼀部分描述逻辑功能，即定义输⼊是如何影响输出的。
2. ⽤assign描述的语句我们⼀般称之为组合逻辑，并且它们是属于并⾏语句，即于语句的书写次序⽆关。
⽽⽤always描述的语句我们⼀般称之为组合逻辑或时序逻辑，并且它们是属于串⾏语句，即于语句的书写有关。
3．在case语句中⾄少要有⼀条default语句。
4. 已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，⽽y的4位的补码为4’b0110 。
5. 两个进程之间是并⾏语句。
⽽在Always中的语句则是顺序语句。
6.综合是将⾼层次上描述的电⼦系统转换为低层次上描述的电⼦系统，以便于系统的具体硬件实现。
综合器是能⾃动将⾼层次的表述（系统级、⾏为级）转化为低层次的表述（门级、结构级）的计算机程序7. 设计输⼊的⽅式有原理图、硬件描述语⾔、状态图以及波形图。
8.按照仿真的电路描述级别的不同，HDL仿真器可以完成：系统级仿真，⾏为级仿真，RTL 级仿真，门级（时序）仿真。
按照仿真是否考虑硬件延时分类，可以分为：功能仿真和时序仿真。
仿真器可分为基于元件（逻辑门）仿真器和基于HDL语⾔的仿真器9. IP核是知识产权核或知识产权模块，在EDA技术中具有⼗分重要的地位。
半导体产业的IP定义为⽤于ASIC或FPGA中的预先设计好的电路功能模块。
IP分为软IP、固IP和硬IP。
10.可编程逻辑器件PLD是⼀种通过⽤户编程或配置实现所需逻辑功能的逻辑器件，也就是说⽤户可以根据⾃⼰的需求，通过EDA开发技术对其硬件结构和⼯作⽅式进⾏重构，重新设计其逻辑功能11.两种可编程逻辑结构是基于与-或阵列可编程结构（乘积项逻辑可编程结构）、基于SRAM 查找表的可编程逻辑结构12.PLD按集成度分类：简单PLD、复杂PLD；按结构分类：基于“与-或”阵列结构的器件、基于查找表结构的器件；从编程⼯艺上分类：熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM 型、Flash型13.Verilog的端⼝模式有三种：输⼊端⼝、输出端⼝、双向端⼝，对应的端⼝定义关键词分别是：input、output、inout14.Verilog中常⽤有两种变量：寄存器型变量（⽤reg定义）、⽹线型变量（⽤wire定义）15.Verilog有两种赋值⽅式：阻塞式赋值（=）、⾮阻塞式赋值（<=）16.Verilog有四种循环语句：for语句、repeat语句、while语句、forever语句17.Verilog 的描述风格：RTL描述、数据流描述、⾏为描述、结构描述18.从状态机的信号输出⽅式上分，有Mealy型和Moore型两种状态机；从状态机的描述结构上分，有单过程状态机和多过程状态机；从状态机表达⽅式上分，有符号化状态机和确定状态编码的状态机；从状态机编码⽅式上分，有顺序编码状态机、⼀位热码编码状态机或其他编码⽅式状态机。
EDA模拟试卷及答案
《EDA技术》模拟试卷四一、填空题（20%）：1、EDA的中文含义是指_____________________________________。
2、VHDL的实体说明部分（ENTITY）主要功能是描述________________________。
3、构成VHDL程序语句可分为________________语句和_______________语句。
4、VHDL中有三种基本的数据对象，分别是_________、_________、________。
5、在VHDL语句中,“-- ”符号表示_____________________________。
6、VHDL结构体的描述方式可分为_________、_______、_______等三种描述。
7、在VHDL中，把“DATA”定义为信号，数据类型为整数的语句___________________________________________________________。
8、在VHDL中，语句CLK’EVENT AND CLK=’1’表示_________________。
9、MAX+PLUSII的设计输入通常有__________、___________、______________等三种方法。
10、VHDL程序文件的扩展名是________________。
二、画出与下列实体描述对应的元件符号；（8%）1、ENTITY BUF ISPORT(INPUT: IN STD_LOGIC;EN:IN STD_LOGIC;OUTPUT:OUT STD_LOGIC);END BUF;2、ENTITY MUX ISPORT(IN1,IN2,IN3,IN4:IN STD_LOGIC;SEL:IN STD_LOGIC_VECTOR(1 DOWNTO 0);DATA: OUT STD_LOGIC);EDN MUX;三、判断下面程序中是否有错误，若有错误请改正；（8%）1、SIGNAL A,EN:STD_LOGIC;PROCESS(A,EN)VARIABLE B:STD_LOGIC;BEGINIF EN=‘1’ THENB<=A;END ;END PROCESS;2、RCHITECTURE ONE OF SAMPLE ISVARIABLE A，B，C：INTEGER；BEGINC<=A+B；END ;四、根据给出程序画出图形符号并分析其功能（16%）1、LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；ENTITY MUX ISPORT(D0,D1,D2,D3,A0,A1:IN STD_LOGIC;Y:OUT STD_LOGIC);END MUX;ARCHITECTURE RTL OF MUX ISSIGNAL A:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINPROCESS(A0,A1)BEGINA<=A1&A0;CASE A ISWNEN “00”=>Y<=D0;WNEN “01”=>Y<=D1;WNEN “10”=>Y<=D2;WHEN OTHERS=>Y<=D3;END CASE;END PROCESS;END RTL;2、 LIBRARY IEEE；USE IEEE.STD_LIGOC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY EXA3 ISPORT(CIN:IN STD_LOGIC;A,B:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END EXA3;ARCHITECTURE RTL OF EXA3 ISSIGNAL NUMBER:STD_LOGIC_VECTOR(4 DOWNTO0);BEGINNUMBER<=A+B+CIN;COUT<=NUMBER(4);S<=NUMBER(3 DOWNTO 0);END RTL;五、试编写一个完整VHDL 程序，实现下图所示电路的功能；（16%）六、试用VHDL 编写程序实现七段显示译码器。
EDA技术习题集及答案
第一章 EDA概述一、填空题1．2000年推出的Pentium 4微处理器芯片的集成度达——万只晶体管。
2．一般把EDA技术的发展分为——、——和——三个阶段。
3．在EDA发展的——阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板(PcB)布局布线等工作。
4．在EDA发展的——阶段，人们可以将计算机作为单点设计工具，并建立各种单元库，开始用计算机将许多单点工具集成在一起使用。
5．EDA设计流程包括——、——、——和——四个步骤。
6．EDA的设计验证包括——、——和——三个过程。
7．EDA的设计输入主要包括——、——和———。
8．文本输入是指采用——进行电路设计的方式。
9．功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为——。
10．时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为——或——。
11．当前最流行的并成为1EEE标准的硬件描述语言包括————和——。
12．采用PLD进行的数字系统设计，是基于芯片的设计或称之为——的设计。
13．硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为——的设计法。
14．EDA工具大致可以分为——、——、———、———和——等五个模块。
15．将硬件描述语吉转化为硬件电路的重要工具软件称为——————。
二、单项选择题1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为( )。
①设计输入②设计输出③仿真④综合2．一般把EDA技术的发展分为( )几个阶段。
①2 ②3 ③4 ④53．AHDL属于( )描述语言。
①普通硬件②行为③高级④低级4．vHDL属于( )描述语言。
①普通硬件②行为③高级④低级5．包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线，生成编程数据文件等操作的过程称为( )。
EDA试题题库及参考答案
一、选择题：（20分）1．大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：___D__A. CPLD是基于查找表结构的可编程逻辑器件B. CPLD即是现场可编程逻辑器件的英文简称C. 早期的CPLD是从FPGA的结构扩展而来D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构2．基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：_________DA．①②③④ B.②①④③C．④③②①D．②④③①3．下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________BA．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B．原理图输入设计方法多用于较规范、规模不大的电路设计，和HDL代码描述方法均可以被综合，相得益彰C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法不适合进行层次化设计4．在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______DA．PROCESS为一无限循环语句B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C．当前进程中声明的变量不可用于其他进程D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成5．对于信号和变量的说法，哪一个是不正确的：_________AA．信号用于作为进程中局部数据存储单元B．变量的赋值是立即完成的C．信号在整个结构体内的任何地方都能适用D．变量和信号的赋值符号不一样6．进程中的信号赋值语句，其信号更新是___C____。
A．按顺序完成；B．比变量更快完成；C．在进程的最后完成；D．都不对。
7．VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：_______D A．IEEE库B．VITAL库C．STD库D．WORK工作库8．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。
eda习题与答案
eda习题与答案
EDA习题与答案
探索性数据分析（EDA）是数据科学中的一项重要技能，通过对数据进行可视化和统计分析，可以帮助我们更好地理解数据的特征和规律。
在实际应用中，我们经常会遇到各种EDA习题，下面就让我们一起来看看一些常见的EDA习题及其答案。
1. 习题：对一组学生的考试成绩进行EDA，包括成绩的分布、平均分、及格率等统计指标。
答案：首先，我们可以绘制成绩的直方图，以了解成绩的分布情况。
然后计算平均分和及格率，可以通过描述性统计方法来实现。
最后，我们还可以使用箱线图来展示成绩的离散程度和异常值情况。
2. 习题：分析一组房屋价格数据，探索价格的变化趋势和影响因素。
答案：首先，我们可以绘制价格随时间变化的折线图，以了解价格的趋势。
然后可以使用相关系数分析价格与其他因素（如面积、地段、装修等）的关系。
最后，可以利用散点图和回归分析来探讨价格与各种因素之间的关联性。
3. 习题：分析一组销售数据，探索销售额的季节性变化和产品销售额的贡献比例。
答案：首先，可以使用折线图或柱状图来展示销售额随时间的变化情况，以了解销售额的季节性变化。
然后，可以计算各个产品在总销售额中的贡献比例，以了解产品销售情况的分布。
通过以上习题及其答案的分析，我们可以看到EDA在实际应用中的重要性和灵活性。
通过对数据进行可视化和统计分析，我们可以更好地理解数据的特征和
规律，为后续的数据建模和决策提供有力支持。
因此，掌握好EDA技能对于数据科学从业者来说至关重要。
EDA练习题
1. 用EDA技术进行电子系统设计的目标是最终完成专用集成电路（asic）或印制电路板（pcb）的设计与实现。
2. 可编程器件分为简单PLD 和复杂PLD 。
3. 简要说明仿真时阻塞赋值与非阻塞赋值的区别。
答：阻塞式赋值:是一种理想化的数据传输，是立即发生的，不存在任何的延时行为。
表述方式目标变量名=驱动表达式；非阻塞式赋值：是比较真实的电路赋值和输出，因为它从综合的角度考虑到了延时和并行性。
表述方式目标变量名<=驱动表达式；4. 试用Verilog HDL描述一个带进位输入、输出的8位全加器。
端口：A、B为加数，CI为进位输入，S为和，CO为进位输出。
module ADDER8B （A,B,CI,CO,S）;output [7:0] S; output CO;input [7:0]A,B; input CI;assign {CO,S} = A + B + CI;endmodule1. 随着EDA技术的不断完善与成熟，自顶向下的设计方法更多的被应用于Verilog HDL 设计当中。
2.写出下列缩写的中文含义：ASIC：专用集成电路RTL：寄存器传送FPGA：现场可编程门阵列CPLD：复杂可编程逻辑器件EDA：电子设计自动化IP：知识产权核3. module AAA( a ,b );input [6:0] b ；定义七位二进制b为输入端口output a ；定义一位二进制a为输入端口reg[2:0] sum; 定义三位二进制sum为寄存器类型integer i; 定义一位二进制i为整数类型reg a 定义一位二进制a为寄存器类型always @ (b) 定义以b为敏感信号的过程语句begin 开始块语句sum = 0; 给sum赋值为0for(i = 0;i<=6;i = i+1) 次数为7的for循环语句if(b[i]) sum = sum+1; 查询并记录二进制数b中含1的数目并赋值给sumif(sum[2]) a = 1; 当sum值大于等于4时a赋值为1else a = 0; 当不满足上述情况时a赋值为0end 结束块语句endmodule 模块结束语句本程序的逻辑功能是：7人投票表决器4. 编写一个带异步清零、异步置位的D触发器。
eda原理及应用试题及答案
eda原理及应用试题及答案一、选择题（每题2分，共20分）1. EDA（Electronic Design Automation）的中文意思是：A. 电子设计自动化B. 电子文档自动化C. 电子数据自动化D. 电子设备自动化答案：A2. EDA技术不包括以下哪一项：A. 电路仿真B. PCB设计C. 电子制图D. 硬件描述语言答案：C3. 在EDA中，HDL指的是：A. 高级数据链接B. 高级设计语言C. 硬件描述语言D. 硬件开发语言答案：C4. 下列哪个不是EDA软件工具的功能：A. 逻辑综合B. 布局布线C. 代码编译D. 时序分析答案：C5. 在EDA中，用于描述数字逻辑电路行为的HDL是：A. VerilogB. VHDLC. C语言D. Java答案：A6. EDA技术在以下哪个领域应用最为广泛：A. 软件开发B. 机械设计C. 电子设计D. 建筑设计答案：C7. 以下哪个不是EDA工具所支持的仿真类型：A. 功能仿真B. 时序仿真C. 物理仿真D. 行为仿真答案：C8. 在EDA设计流程中，通常最后进行的步骤是：A. 逻辑综合B. 布局布线C. 编译D. 测试答案：D9. 以下哪个不是EDA设计流程中的步骤：A. 需求分析B. 逻辑设计C. 电路测试D. 市场调研答案：D10. EDA技术可以提高以下哪方面的效率：A. 电路设计B. 产品销售C. 客户服务D. 物流管理答案：A二、填空题（每题2分，共20分）1. EDA技术的核心是______，它允许设计师在没有实际硬件的情况下对电路进行测试和验证。
答案：仿真2. 在EDA中，______是一种高级的编程语言，用于描述和设计电子系统。
答案：硬件描述语言3. 逻辑综合是将______转换为门级网表的过程。
答案：HDL代码4. PCB设计中，EDA工具可以帮助设计师进行______和______。
答案：布局；布线5. 时序分析是确保电路在规定的______内正确工作的分析。
EDA试卷及答案
EDA试卷及答案一、单项选择题：（20分）1．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为_____ D_____。
A .瘦IP B.固IP C.胖IP D.都不是2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，____ D _____是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。
3．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。
A. FPGA全称为复杂可编程逻辑器件；B. FPGA是基于乘积项结构的可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。
4．进程中的信号赋值语句，其信号更新是___C____。
A.按顺序完成；B.比变量更快完成；C.在进程的最后完成；D.都不对。
5． VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____B______。
A.器件外部特性；B.器件的内部功能；C.器件的综合约束；D.器件外部特性与内部功能。
6．不完整的IF语句，其综合结果可实现____ A ____。
A. 时序逻辑电路B. 组合逻辑电路C. 双向电路D. 三态控制电路7．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_____ B____。
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A. ①③⑤ B. ②③④C. ②⑤⑥ D. ①④⑥8．下列标识符中，_____B_____是不合法的标识符。
eda考试题及答案
题分为两部分！第一部分画图制pcb 版！分9个图，要分别进行练习！如下：1、用protel99画出原理图，并制出相应的3000*3000（mil）PCB板其中：U1的封装为DIP14，U2的封装为DIP16，R1、R2的封装为AXIAL0.3，C1的封装为RAD0.2，Y1的封装为XTAL1，S1的封装为DIP16，J2的封装为SIP2。
2、用protel99画出原理图，并制出相应的3000*3000（mil）PCB板其中：R1、R2、R3、R4、Rc、RL的封装为AXIAL0.4，Rw的封装为VR3，C1、C2、Ce的封装为RB.2/.4，Q1的封装为TO-92A，J1、J2的封装为SIP2。
3、用protel99画出原理图，并制出相应的2000*2000（mil）PCB板其中：R1、R2、R3的封装为AXIAL0.4，R的封装为VR2，UA741的封装为DIP8，JP1、JP2的封装为SIP2。
4、用protel99画出原理图，并制出相应的3000*3000（mil）PCB板其中：R1、R2、R3、R4、R5、R6、R7的封装为AXIAL0.4，U1、U2、DS1的封装为DIP16。
5、用protel99画出原理图，并制出相应的2000*2000（mil）PCB板其中：U1、U2的封装为DIP14，J1、J2的封装为SIP2。
6、用protel99画出原理图，并制出相应的2000*2000（mil）PCB板其中：U1的封装为DIP16，U2、U3的封装为DIP14，J2的封装为SIP3。
7、用protel99画出原理图，并制出相应的2000*3000（mil）PCB板其中：R1、R2、R3、R4、R5、R6、R7的封装为AXIAL0.4，Rw的封装为VR3，U1的封装为DIP8，J1的封装为SIP2。
8、用protel99画出原理图，并制出相应的2000*2000（mil）PCB板其中：U1的封装为DIP16，U2的封装为DIP14，J1的封装为SIP6。
EDA技能考试题目及评分标准
乐山师范学院物电系EDA实验技能考试试题题一1位全加器原理图输入设计题目要求：一、口头回答该实验中各端口信号的涵义。
（50分）二、实验操作（５０分）1、设计如图1所示的半加器，封装后作为1位全加器的底层元件。
2、设计如图2所示的一位全加器，进行编译综合仿真操作，分析仿真波形。
3、下载进行硬件测试。
（提示：选实验电路模式5，键1、键2、键3（PIO0/1/2）分别接ain、bin、cin；发光二极管D2、D1（PIO9/8）分别接sum和coun。
）图1图2题二2选1多路选择器VHDL设计题目要求：一、口头回答该实验中各端口信号的涵义。
（50分）二、实验操作（５０分）1、按照文本设计的操作流程，根据2选1多路选择器的工作原理，编写2选1的VHDL 源程序（参考所附代码）。
做出仿真波形，下载进行硬件测试。
部分参考代码：PROCESS (a,b,s)BEGINIF s = '0' THENy <= a ;ELSE y <= b ;END IF;END PROCESS;2、选实验电路模式5，键1、键2、键3为输入信号a、b、s。
输出信号y锁定在目标芯片的20引脚。
题三D触发器的VHDL设计题目要求：一、口头回答该实验中各端口信号的涵义。
（50分）二、实验操作（５０分）1、按MAX+plusⅡ的文本输入设计方法与流程完成D触发器的VHDL设计、软件编译、仿真分析、硬件测试及详细实验过程。
部分参考代码：ARCHITECTURE bhv OF DFF1 ISSIGNAL Q1 : STD_LOGIC ; --类似于在芯片内部定义一个数据的暂存节点 BEGIN PROCESS (CLK)BEGINIF CLK'EVENT AND CLK = '1' THENQ1 <= D ;END IF;Q <= Q1 ; --将内部的暂存数据向端口输出END PROCESS ;END bhv;2、锁定引脚、编译并编程下载。
EDA仿真作业题及要求
EDA仿真作业题及要求仿真作业题及要求题及要求一、仿真作业要求仿真作业要求要求EDA仿真作业共3次，由课代表按时收齐交给助教（由课代表按时收齐交给助教（分别于第5、9、13周周二周周二交，打印结果并书写报告打印结果并书写报告交给助教结果并书写报告交给助教）交给助教）。
请用Multisim软件仿真。
软件仿真。
仿真实验报告应包括题目、仿真实验报告应包括题目、分析计算分析计算结果计算结果、结果、仿真结果及分析仿真结果及分析、分析、仿真中遇到的问题、仿真中遇到的问题、收获和体会。
收获和体会。
二、第一次仿真作业题第一次仿真作业实验目的实验目的：目的：掌握基本元器件电路的分析方法，熟悉仿真软件环境，掌握仿真软件的基本测量手段（用万用表的交流和直流档测量电压电流量、用示波器测量和观察信号、用仪测半导体器件的特性曲线），熟悉仿真软件的基本分析方法（直流扫描分析方法）。
1、仿真题1-1（3分特性。
2、仿真题1-2（3分3、仿真题1-3（4分三、第二次仿真作业题：第二次仿真作业题实验目的：实验目的：熟悉晶体管和场效应管基本放大电路性能参数的测试、调试、设计方法，理解放大电路静态工作点对动态参数的影响；培养提出问题、分析问题、解决问题的能力；熟悉仿真软件的基本分析和测量方法。
1、仿真题2-1（3分BF即β=220，RB即C1=C2=10μF，输入电压阻Rb和Re的阻值，使它们满足以下要求：电阻大于等于100kΩ；（题：共3题，请于第5周周二周周二与习题作业一起交与习题作业一起交 IV分析：用IV分析仪(IV Analyzer)测量二极管的伏安特性和晶体管的输出：教材习题1.17。
：教材习题1.18。
：共3题，请于第9周周二周周二与习题作业一起交。
与习题作业一起交。
：电路如图2-1所示，已知晶体管型号为2N2222A（模型参数中的rbb’=0.13Ω），电源电压为VCC=12V，Rs=1kΩ，负载RL=5kΩ，电容us为峰值为2V、频率为2kHz 的正弦波。
EDA实验考试题目
EDA技术实验考试题目1、设计一个带计数使能、异步复位、带进位输出的增1六位二进制计数器，结果由共阴极七段数码管显示。
2、设计一个带计数使能、同步复位、带进位输出的增1二十进制计数器，结果由共阴极七段数码管显示。
3、设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器，结果由共阴极七段数码管显示。
4、设计一个带计数使能、同步复位、异步装载、可逆计数的通用计数器。
5、设计一个具有8分频、4分频和2分频功能的分频器6、设计一个正负脉宽相等的通用分频器7、设计一个正负脉宽可控的16分频的分频器8、根据需要设计一个分频器：可以控制实现四种分频形式：第一种：5分频、第二种：8分频、第三种：15分频、第四种：16分频9、设计一个键盘显示电路，将键值由8位7段LED数码管输出显示。
10、设计一个彩灯控制器，彩灯共有16个，每次顺序点亮相邻的四个彩灯，如此循环执行。
11、设计一个左移、右移控制的8位串行移位寄存器12、设计一个9人表决电路，参加表决者为9人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮，表决不通过则红指示灯亮。
译码显示赞成人数。
13、设计一个同步复位，异步并行装载的8位串行左移移位寄存器14、有16个开关，编号为0到15，编号0的优先级最高。
当某一个拨码开关为1时由数码管显示其编号（可用16进制数显示，亦可用十进制显示）15、设计一个全自动洗衣机水位控制器。
要求：当水位超过某一上限值时，停止加水，启动洗衣机；当水位低于某一下限值时，加水，停止洗衣机；否则启动洗衣机，停止加水。
16、根据真值表设计一位全加器，然后用结构的描述方法设计一个8位加法器。
17、设计6位进制数到两位BCD（8421码）的转换器。
结果由共阴极数码管显示。
18、设计一个跑马灯控制器。
一共有8个彩灯，编号为LED0 ~ LED7，点亮方式为：先从左往右顺序点亮，然后从右往左，如此循环往复。
19、有四路数据输入，每路数据为4位二进制数，根据不同的控制信号，输出相应的输入数据。
EDA技术EDA技术试卷(练习题库)(2023版)
EDA技术EDA技术试卷(练习题库)1、个项目的输入输出端口是定义在（）。
2、描述项目具有逻辑功能的是（）。
3、关键字ARCHITECTURE定义的是。
4、 MAXPLUSII中编译VHDL源程序时要求（）。
5、 1987标准的VHDL语言对大小写是（）。
6、关于1987标准的VHDL语言中，标识符描述正确的是（）。
7、符合1987VHDL标准的标识符是（）。
8、 VHDL语言中变量定义的位置是（）。
9、 VHDL语言中信号定义的位置是（）。
10、变量是局部量可以写在（）。
11、变量和信号的描述正确的是（）。
12、关于VHDL数据类型，正确的是（）。
13、下面数据中属于实数的是（）。
14、下面数据中属于位矢量的是（）。
15、可以不必声明而直接引用的数据类型是（）。
16、 STD_LOGIG_1164中定义的高阻是字符（）。
17、 STD_LOGIG_1164中字符H定义的是（）。
18、使用STD_LOGIG_1164使用的数据类型时（）。
19、 VHDL运算符优先级的说法正确的是（）。
20、如果a=1，b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。
21、不属于顺序语句的是（）。
22、正确给变量X赋值的语句是（）。
23、 EDA的中文含义是（）。
24、 EPF10K20TC144-4具有多少个管脚（）。
25、如果a=1，b=1，则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。
26、 MAX+PLUSII的，数据类型为std_logic_vector，试指出下面那个30、在一个VHDL，数据类型为integer，数据范围0to127，下面哪个赋31、下列那个流程是正确的基于EDA软件的FPGA/CPLD和变量的说法，哪一个是不正确的：（）。
33、下列语句中，不属于并行语句的是：（）。
34、（）在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为。
35、不是操作符号它只相当与作用" target="_blank">在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。
EDA作业题目及要求
大作业要求：以下题目任选一题，根据具体内容，提出设计方案，完成报告并附程序代码；11月6日交报告。
报告具体格式参见课本第七章EDA综合设计应用。
作业题目：一、加法器和减法器设计要求：（1）构造一个四位二进制加法器和一个四位二进制减法器，完成各自的功能仿真。
（2）利用四个按键输入四位加数(或减数)和被加数(或被减数)。
（3）用七段数码管显示四位和(或差)，用一只发光二极管指示进位(或借位)信号。
（4）利用个开关控制，确定是四位二进制加法器还是一个四位二进制减法器。
二、加法计数器和减法计数器设计要求（1）设计一个四位8421BCD码可逆计数器。
（2）用一个开关进行控制，当K＝l时，进行加法计数；当K＝0时，进行减法计数。
（3）用数码管显示计数值。
（4）该计数器还应具有清零和预置功能三、两层电梯控制器设计要求：利用四个位键作为用梯人的呼叫：上升或下降按键。
一个作为一楼呼叫按键；第二个作为二楼呼叫按键；第三个作为楼梯上升按键：第四个作为楼梯下降按键。
模拟电梯的工作过程，设计一个两层电梯控制器。
四、数字密码锁的电路设计设计要求：设计一个电子密码锁。
按先后顺序，输入密码“312”时，扬声器发出声音，表示锁打开。
该密码锁应只有以下几种功能：（1）具有密码输入功能；（2）设置复位按键，以便重新输入新的密码；（3）显示输入密码的次数；（4）拒绝接收超过规定次数的密码输入信号。
五、篮球30秒定时控制电路设计要求：（1）具有显示30S(30秒)计时功能。
（2）具有清零、启动、暂停、连续的功能。
（3）30S递减；（4）30S递减至零时，数码显示器不能灭灯，同时发出声光报警信号。
六、汽车尾灯控制电路设计要求：假设汽车尾部左右两侧各有3个指示灯(用发光二极管模拟（1）汽车正常运行时指示灯全灭。
（2）有转弯时，右侧3个指示灯按右循印顺序点亮。
（3）左转弯时，左侧3个指示灯按左循别顺序点亮。
（4）临时刹车时，所有指示灯随着cP时钟脉冲同步闪烁。
EDA试题——精选推荐
EDA试题⼀、填空(每空1 分，共20 分)1、CPLD是complex programmable logic devices，FPGA是field programmable gatearray。
2、常⽤的硬件描述语⾔有VHDL 、 verilog 、 ABEL。
3、VHDL语句包括顺序语句、并⾏语句。
4、设计过程中的仿真有⾏为仿真、功能仿真、时序仿真三种。
5、状态机由时序逻辑、组合逻辑两个进程构成。
6、VHDL 中，字符的表⽰是‘’，字符串的表⽰是“”。
7、数字系统主要包括数据处理⼦系统、控制⼦系统两部分。
8、VHDL 中有算术操作符、逻辑操作符、关系操作符、符号操作符四类操作符。
⼆、名词解释(每题5 分，共20 分)1、EDA 技术:P12、逻辑综合:P103、⽶⽴机:P2214、⾏为描述:P190三、简答题(每题2 分，共20 分)1、简述EDA 技术的特点，并列出 EDA ⼯程的设计流程。
1)、⽤软件的⽅式设计硬件;2)、⽤软件⽅式设计的系统到硬件系统的转换由有关的开发软件⾃动完成;3)、设计过程中可⽤有关软件进⾏各种仿真;4)、系统可现场编程，在线升级;5)、整个系统可集成在⼀个芯⽚上，体积⼩、功耗低、可靠性⾼;6)、从以前的“组合设计”到真正的“⾃由设计“;7)、设计的移植性好，效率⾼;8)、⾮常适合分⼯设计，团体协作。
2、简述顺序语句和并⾏语句的区别，信号赋值和变量赋值的区别顺序语句：P144;并⾏语句：P165信号赋值和变量赋值的区别：P144四、综合题(每题10 分，共40 分)1、⽤VHDL 描述⼀个3-8 线译码器，电路要求如下:输⼊:a、b、c ，输出:Y(7 DOWNTO 0)，由输⼊信号编码的不同，分别在对应的输出位上输出为⾼电平，其余为0。
P1942、⽤VHDL 设计⼀个时钟使能的⼗进制计数器。
输⼊:CLK、CLR、ENA，输出:计数CQ(2 DOWNTO 0)，进位：COP2053、设计⼀个全加器电路，设计⽅式不限。
EDA练习及答案
EDA技术试卷一、填空题1、某一纯组合电路输入为in1，in2和in3，输入出为out，则该电路描述中always的事件表达式应写为always@(in1,in2,in3 );若某一时序电路由时钟clk信号上升沿触发，同步高电平复位信号rst清零，该电路描述中always的事件表达是应该写为always @( posedge clk )。
2、在模块中对任务进行了定义，调用此任务，写出任务的调用mytast(f,g,m,n,p)。
task mytast; 要求：变量的传递关系如下output x,y; m——a，n——b，p——c，x——f，y——ginput a,b,c;…….endtask3、if(a) out1<=int1; 当a= 1执行out1<=int1else out1<=int2; 当a= 0执行out1<=int24、4’ b1001<<2= 4’b100100 ，4’ b1001>>2= 4’b0010 。
5、下面程序中语句5、6、7、11是并行执行，语句9、10是顺序执行1 module M(……);2 input ……. ;3 output ……；4 reg a,b……；5 always@(……..)6 assign f=c&d;7 always@(……..)8 begin9 a=…….；10 b=…….；end11 mux mux1(out,in0,in1);Endmodule二、选择题：1、下列标示符哪些是合法的（B ）A、$timeB、_dateC、8sumD、mux#2、如果线网类型变量说明后未赋值，起缺省值是（D）A、xB、1C、0D、z3、现网中的值被解释为无符号数。
在连续赋值语句中，assign addr[3:0]=-3;addr被赋予的值是（A）A、4’b1101B、4’b0011C、4’bxx11D、4’bzz114、reg[7:0] mema[255:0]正确的赋值是（A）A、mema[5]=3’ d0,B、8’ d0;C、1’ b1;D、mema[5][3:0]=4’ d15、在code模块中参数定义如下，请问top模块中d1模块delay1、delay2的值是( D )module code(x,y); module top;paramee delay1=1,delay2=1; …………….………………………………code #(1,5) d1(x1,y1);endmodule endmoduleA、（1,1）B、（5,5）C、（5,1）D、（1,5）6、“a=4’ b11001,b=4’ bx110”选出正确的运算结果（B）A、a&b=0B、a&&b=1C、b&a=xD、b&&a=x7、时间尺度定义为timescale 10ns/100ps，选择正确答案（C）A、时间精度10nsB、时间单位100psC、时间精度100psD、时间精度不确定8、若a=9,执行$display(“current value=%0b,a=%0d”,a,a)正确显示为（B）A、current value=1001,a=09B、current vale=1001,a=9C、1001,9D、current vale=00…001001,a=99、aways begin #5 clk=0；#10 clk=~clk;end产生的波形（A）A、占空比1/3B、clk=1C、clk=0D、周期为1010、在Verilog中定义了宏名`define sum a+b+c 下面宏名引用正确的是（C）A、out=’sum+d;B、out=sum+d;C、out=`sum+d;D、都正确三、简答题1、always语句和initial语句的关键区别是什么？能否相互嵌套？（5分）always语句是循环语句，initial只执行一次。
eda试题及答案
eda试题及答案一、单选题（每题2分，共10分）1. EDA的全称是：A. 电子数据交换B. 电子设计自动化C. 电子文档自动化D. 电子设备自动化答案：B2. 在EDA中，HDL指的是：A. 高级数据语言B. 硬件描述语言C. 硬件设计语言D. 硬件描述逻辑答案：B3. 以下哪个不是EDA软件的主要功能？A. 逻辑综合B. 布局布线C. 编译代码D. 时序分析答案：C4. 在EDA设计流程中，FPGA指的是：A. 现场可编程逻辑阵列B. 固定可编程逻辑阵列C. 现场可编程门阵列D. 固定可编程门阵列答案：C5. 在EDA设计中，仿真测试的目的是：A. 验证设计的正确性B. 优化设计的性能C. 检查设计的安全性D. 以上都是答案：A二、多选题（每题3分，共15分）6. EDA工具通常包括以下哪些功能？A. 原理图捕获B. 波形仿真C. 代码编译D. 硬件调试答案：ABD7. 在EDA设计中，以下哪些是常见的设计阶段？A. 需求分析B. 逻辑设计C. 物理设计D. 测试验证答案：ABCD8. 以下哪些是EDA设计中常用的硬件描述语言？A. VHDLB. VerilogC. C++D. SystemVerilog9. 在EDA设计流程中，以下哪些是布局布线阶段的任务？A. 确定电路的物理布局B. 优化电路的布线C. 进行时序分析D. 编写测试代码答案：ABC10. 以下哪些是FPGA设计的优势？A. 快速原型验证B. 灵活性高C. 成本较低D. 易于集成答案：ABCD三、判断题（每题2分，共10分）11. EDA工具可以完全替代人工进行电路设计。
（）答案：×12. HDL语言可以用来描述数字电路的行为。
（）答案：√13. FPGA设计不需要进行时序分析。
（）答案：×14. EDA设计流程中，仿真测试是最后一步。
（）答案：×15. 逻辑综合是将HDL代码转换为门级网表的过程。
第十五届eda模拟题库
第十五届eda模拟题库你可以把这个模拟题库想象成一个装满了各种小惊喜的魔法盒子。
这里面有好多好多有趣的题目呢。
比如说，就像我们玩猜谜语一样，有的题目是让你根据一些小线索找到答案。
我给你讲个小故事呀。
有一次我打开这个模拟题库，看到一道题就像一个小小的探险之旅。
题目说有个小花园里种了好多不同颜色的花，红色的花比蓝色的花多3朵，蓝色的花有5朵，问红色的花有几朵呢？这就像我们在小花园里数花朵一样，只要我们用心去算，就能知道红色的花有8朵。
这个模拟题库里这样有趣的题目可多啦。
在这个模拟题库里，还有像走迷宫一样的题目。
你得小心地选择正确的路才能找到出口。
就像我们在学校里玩走迷宫的游戏，要是走错了路，就可能被困在里面，可是只要我们认真思考，总能找到正确的方向。
而且呀，这些题目就像我们的小伙伴一样。
有时候会有点调皮，给我们出点小难题，但只要我们不害怕，努力去想办法，就一定能战胜它们。
我记得有一道题就像一个躲猫猫的小朋友，我找了好一会儿才发现它的答案。
题目是关于一些小动物排队的，小兔子在小猴子前面，小松鼠在小兔子后面，问小猴子和小松鼠谁在前面。
这就需要我们在脑海里把小动物们排排队，就像我们在操场上给同学们排队一样，最后就能知道小猴子在前面啦。
这个模拟题库还能让我们变得更聪明呢。
每次做完里面的题目，就感觉自己像游戏里的小英雄升了一级一样。
我们会发现自己计算的速度变快了，思考问题也变得更灵活了。
这里面的题目各种各样，有的像我们的数学作业里有趣的部分，有的像我们在生活里遇到的小谜题。
就像我们分糖果的时候，要知道怎么平均分给这里面也有类似的题目。
如果有5颗糖果，要分给2个小伙伴，怎么分才最公平呢？这就需要我们动动脑筋啦。
eda考试试卷
eda考试试卷一、单项选择题（每题2分，共20分）1. EDA技术中，以下哪个不是硬件描述语言？A. VHDLB. VerilogC. C++D. SystemVerilog2. 在VHDL中，以下哪个关键字用于定义信号的初始值？A. signalB. variableC. constantD. file3. 在Verilog中，以下哪个运算符用于按位取反？A. ~B. !C. ^D. |4. EDA工具中，用于模拟数字电路行为的软件是？A. ModelSimB. QuartusC. Xilinx ISED. MATLAB5. 在数字电路设计中，以下哪个不是触发器？A. SR触发器B. JK触发器C. D触发器D. AND门6. 在VHDL中，以下哪个语句用于创建进程？A. beginB. ifC. loopD. for7. 在Verilog中，以下哪个关键字用于定义模块？A. moduleB. functionC. taskD. begin8. 在数字电路设计中，以下哪个不是组合逻辑？A. 编码器B. 计数器C. 译码器D. 多路选择器9. 在EDA技术中，以下哪个不是测试向量？A. 静态测试向量B. 动态测试向量C. 随机测试向量D. 固定测试向量10. 在数字电路设计中，以下哪个不是时序逻辑？A. 计数器B. 存储器C. 译码器D. 序列检测器二、填空题（每空1分，共20分）1. 在VHDL中，用于定义信号的关键字是________。
2. Verilog中的________运算符用于实现逻辑与操作。
3. EDA工具中的________用于生成电路的布局布线。
4. 在数字电路设计中，________是最基本的存储单元。
5. VHDL中的________语句用于定义条件执行。
6. 在Verilog中，________关键字用于定义始终块。
7. 在数字电路设计中，________是用于存储二进制信息的电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA 仿真作业仿真作业题及要求题及要求题及要求
一、 仿真作业仿真作业要求要求要求
EDA 仿真作业共3次，由课代表按时收齐交给助教由课代表按时收齐交给助教（（分别于第5、9、13周周周周二二交，打印打印结果并书写报告结果并书写报告结果并书写报告交给助教交给助教交给助教））。
请用Multisim 软件仿真软件仿真。
仿真实验报告应包括题目仿真实验报告应包括题目、、分析分析计算计算计算结果结果结果、、仿真结果及仿真结果及分析分析分析、、仿真中遇到的问题仿真中遇到的问题、、收获和体会收获和体会。
二、 第一次仿真作业第一次仿真作业题题：共3题，请于第5周周周周二二与习题作业一起交与习题作业一起交
实验实验目的目的目的：：掌握基本元器件电路的分析方法，熟悉仿真软件环境，掌握仿真软件的基本测量手段（用万用表的交流和直流档测量电压电流量、用示波器测量和观察信号、用IV 分析仪测半导体器件的特性曲线），熟悉仿真软件的基本分析方法（直流扫描分析方法）。
1、仿真题1-1（3分）：用IV 分析仪(IV Analyzer)测量二极管的伏安特性和晶体管的输出特性。
2、仿真题1-2（3分）：教材习题1.17。
3、仿真题1-3（4分）：教材习题1.18。
三、 第二次仿真作业题第二次仿真作业题：：共3题，请于第9周周周周二二与习题作业一起交与习题作业一起交。
实验目的实验目的：：熟悉晶体管和场效应管基本放大电路性能参数的测试、调试、设计方法，理解放大电路静态工作点对动态参数的影响；培养提出问题、分析问题、解决问题的能力；熟悉仿真软件的基本分析和测量方法。
1、仿真题2-1（3分）：电路如图2-1所示，已知晶体管型号为2N2222A （模型参数中的BF 即β=220，RB 即r bb’=0.13Ω），电源电压为V CC =12V ，R s =1k Ω，负载R L =5k Ω，电容C 1=C 2=10µF ，输入电压u s 为峰值为2V 、频率为2kHz 的正弦波。
请通过估算和仿真确定电阻R b 和R e 的阻值，使它们满足以下要求：(1) I CQ <10mA ；（2）4V<U CEQ <8V ；（3）输入电阻大于等于100k Ω；（4）输出电阻小于50Ω。
图2-1
2、仿真题2-2（3分）：场效应管JFET组成的共漏放大电路如图2-2所示，JFET采用2N5486，其U GS(off)= -3.8V，I DSS=13.8mA。
V DD=12V，R L=2k Ω，u i=5mV。
（1）上网查阅2N5486的手册（Datasheet），查看其参数；
（2）单独设计一个电路，测试U GS(off)、I DSS；
（3）针对图2-2，选择R g1、R g2 、R s，使得I DQ=2mA、U GD<-4V、R i>1MΩ;
（4）仿真测量A u、f L。
图2-2
3、仿真题2-3（4分）：教材习题3.13。
四、第三次仿真作业题
与习题作业一起交。
周周二二与习题作业一起交
第三次仿真作业题：：共2题，请于第13周周
实验目的：：熟悉滤波电路的分析和设计方法，熟悉运算电路在实际测量电路中的应用及分实验目的
析。
进一步熟悉仿真软件的基本分析和测量方法。
1、仿真题3-1（5分）：教材习题7.22。
确定各电阻值，仿真幅频特性。
2、仿真题3-2（5分）：教材习题8.32。