数电史上最核心知识点

施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发 方式，其状态由输入信号电位维持 . 解释：当输入信号Vi减小至低于负向阀值时，输出电压Vo翻转为高电平VoH；而输入信号 Vi增大至高于正向阀值时，输出电压Vo才翻转为低电平VoL。这种滞后的电压传输特性称 回差特性，其值-称为回差电压
施密特触发器的应用举例 1.波形变换：施密特触发器可用以将模拟信号波形转换成矩形波，如图6-4所示将正弦波 信号同相转换成矩形波的例子，输出脉冲宽度tpo可通过回差电压加以调节。 2.波形整形: 若数字信号在传输过程中受到干扰变成如图6-5（a)所示的不规则波形，可利 用施密特触发器的回差特性将它整形成规则的矩形波。若负向阀值取为，则回差电压。整 形后输出波形如图6-5(b)所示。由于输入信号的干扰在输出中表现为三个矩形脉冲，这是 错误的。若减小负向阀值取为，则回差电压。此时整形后输出波形如图6-5(c)所示，消去 了干扰。 3.幅度鉴别：施密特触发器的翻转取决于输入信号是否高于或低于，利用此特性可以构成 幅度鉴别器，用以从一串脉冲中检出符合幅度要求的脉冲。如图6-6所示，当输入脉冲大 于时，施密特触发器翻转，输出端有脉冲输出；当输入脉冲幅度小于时，施密特触发器不 翻转，输出端没有脉冲输出。它可以鉴别出脉冲幅度高于的输入信号。
单稳态触发器应用举例: 1.脉冲整形 利用单稳态触发器能产生一定宽度的脉冲这一特性，可以将过窄或过宽的输入脉冲整 形成固定宽度的脉冲输出。 如图6-9所示的不规则输入波形，经单稳态触发器处理后，便可得到固定宽度、固定 幅度，且上升、下降沿陡峭的规整矩形波输出。 2.脉冲定时： 若将单稳态触发器的输出Vo接至与门的一个输入脚，与门的另一个输入脚输入高频脉 冲序列Vf。单稳态触发器在输入负向窄脉冲到来时开始翻转，与门开启，允许高频脉冲序 列通过与门从其输出端VAND输出。经过tpo定时时间后，单稳态触发器恢复稳态，与门关 闭，禁止高频脉冲序列输出。由此实现了高频脉冲序列的定时选通功能，工作波形如图610 所示：
单稳态触发器的工作过程分为下面三个阶段来分析，图6-8为其工作波形图： ①触发翻转阶段： 输入负脉冲Vi到来时，下降沿经RiCi微分环节在Vi'端产生下跳负向尖脉冲，其值低于负向阀值 （1/3Vcc）。由于稳态时Vc低于正向阀值（2/3Vcc），固定时器翻转为1，பைடு நூலகம்出Vo为高电平，集电极 输出对地断开，此时单稳态触发器进入暂稳状态。 ②暂态维持阶段： 由于集电极开路输出端（7脚）对地断开，Vcc通过R向C充电，Vc按指数规律上升并趋向于Vcc。 从暂稳态开始到Vc值到达正向阀值（2/3Vcc）之前的这段时间就是暂态维持时间tpo 。 ③返回恢复阶段： 当C充电使Vc值高于正向阀值(2/3Vcc）时，由于Vi'端负向尖脉冲已消失 ，Vi'值高于负向阀值 （1/3Vcc），定时器翻转为0，输出低电平，集电极输出端（7脚）对地导通，暂态阶段结束。C通过 7脚放电，使Vc值低于正向阀值（2/3Vcc），使单稳态触发器恢复稳态。
(2)右移寄存器 由下降沿触发的JK触发器构成的三位右移寄存器电路
解释：低位触发器的数据输入端接相邻高位触发器的输出端，最高位（左端）触发器的数 据输入端，作为右移寄存输入端，最低位（右端）触发器的输出端，作为右移数据输出端。 这样，在移位脉冲CP的作用下，寄存的每位数据依次向右移一位。 用右移寄存器也可实现数据的串并行数据的相互转换。
• 时序逻辑电路的分类 • 1.按触发器可将时序电路分为同步时序电路和 异步时序电路。 同步时序电路设置统一的时钟脉冲（CP）， 所有触发器的状态变化在同一个时钟脉冲的控制 下同时发生。 异步时序电路状态的变化直接依赖于输入脉 冲，所有触发器状态变化并不同时发生。 • 2.按电路输出与输入关系将时序电路分为 Mealy（米里）型和Moore（摩尔）型。 在Mealy型时序电路中，输出不仅与当前状 态有关，还与当前输入有关；Moore型时序电路 中，输出仅与当前状态有关，与当前输入无关， 或者电路中没有输入、输出。
用74138构成函数发生 器，实际上该图为实现 全加器功能
险象的消除 1.添加多余项 2.增加电路时延 3.引入选通脉冲 4.加入滤波电路
工作原理： CP=0：无论R、S取何值，维持原状态。 CP=1：R＝1，S＝0时，＝0； R＝0，S＝1时，＝1； R＝S＝0时，＝； R＝S＝1时，不确定 特性方程
、
称为直接置“0”端、直接置“1”端，输入端上的圈表示
＝1时，触发器直接置“０”； ＝0时，触发器直接置“１”； ＝1时，触发器次态由输入端D决定；
当 ＝0， ＝0时，触发器状态不确定，所以不允许出现。 符号图中CP端只有“ ”，表示触发器采用上升沿触发；CP端既有“ ”，又 有“0”，表示触发器采用下降沿触发。CP端既没有“ ”，又没有“O”，表示采用高 电平触发。
则 =0,则 =0 =1， =1，
将JK触发器的J、K端连 在一起，作为一个输入端 T,即是T触发器。 工作原理： 当CP＝0时，不论JK为 何值，维持原状态不变。 当CP=1时，
T=0，维持原状态不变；
T=1， =1； =0，则 =1，则
=0
符号图中的输入端 低电平有效。 当 ＝0， 当 ＝1， 当 ＝1，
将555定时器的阀值输入端Vi1（6脚）、触发输入端Vi2（2脚）相连作为输入端Vi，由Vo（3脚）或 Vo’（7脚）挂接上拉电阻Rl及电源VDD作为输出端，便构成了施密特触发器电路. 工作原理：如图所示，输入信号Vi，对应的输出信号为Vo，假设未接控制输入Vm 。 ①当Vi=0V时，即Vi1<2/3Vcc、Vi2<1/3Vcc,此时Vo=1。以后Vi逐渐上升,只要不高于阀值电压 (2/3Vcc),输出Vo维持1不变。 ②当Vi上升至高于阀值电压（2/3Vcc）时，则Vi1>2/3Vcc、Vi2>1/3Vcc，此时定时器状态翻转为0， 输出Vo=0，此后Vi继续上升，然后下降，只要不低于触发电位（1/3Vcc），输出维持0不变。 ③当Vi继续下降，一旦低于触发电位（1/3Vcc）后，Vi1<2/3Vcc、Vi2<1/3Vcc，定时器状态翻转为 1，输出Vo=1。 总结：未考虑外接控制输入Vm时，正负向阀值电压 =2/3Vcc、 =1/3Vcc，回差电压△V=1/3Vcc。若 考虑Vm，则正负向阀值电压=Vm、=1/2Vm，回差电压△V=1/2Vm。由此，通过调节外加电压Vm可 改变施密特触发器的回差电压特性，从而改变输出脉冲的宽度。
环形计数器：将移位寄存器的串行输出反馈到它的串行输入端，就 构成了模3计数器，因为各触发器的输出信号频率均为CP脉冲频率 的1/3，所以它也是一个三分频电路。 扭环形计数器：将移位寄存器的串行反向输出反馈到它的串行输入 端，就构成了模6计数器，又因为各触发器的输出信号频率均为CP 脉冲频率的1/6，所以它也是一个六分频电路。
单稳态触发器只有一个稳定状态，在外加脉冲的作用下，单稳态触发器可以从一个稳定状 态翻转到一个暂态，该暂态维持一段时间又回到原来的稳态。 用555定时器构成单稳态触发器：
如图6-7所示，其中R、C为单稳态触发器的定时元件，它们的连接点Vc与定时器的阀值输入端（6脚） 及输出端Vo'（7脚）相连。单稳态触发器输出脉冲宽度tpo=1.1RC。 Ri、Ci构成输入回路的微分环节，用以使输入信号Vi的负脉冲宽度tpi限制在允许的范围内，一般 tpi>5RiCi，通过微分环节，可使Vi'的尖脉冲宽度小于单稳态触发器的输出脉冲宽度tpo。若输入信号 的负脉冲宽度tpi本来就小于tpo，则微分环节可省略。 定时器复位输入端（4脚）接高电平，控制输入端Vm通过0.01uF接地，定时器输出端Vo（3脚） 作为单稳态触发器的单稳信号输出端。 2.工作原理 当输入Vi保持高电平时，Ci相当于断开。输入Vi'由于Ri的存在而为高电平Vcc。此时，①若定时 器原始状态为0，则集电极输出（7脚）导通接地，使电容C放电、Vc=0，即输入6脚的信号低于 2/3Vcc，此时定时器维持0不变。 ②若定时器原始状态为1，则集电极输出（7脚）对地断开，Vcc经R向C充电，使Vc电位升高，待Vc 值高于2/3Vcc时，定时器翻转为0态。 结论：单稳态触发器正常工作时，若未加输入负脉冲，即Vi保持高电平，则单稳态触发器的输出Vo一 定是低电平。
Q 两个输出端Q、 ，两个输 入端R、S，一个时钟控制 端CP。
只有一个输入端D，一个时 钟控制端CP。 工作原理: 当CP＝0时，无论D为 何值，维持原状态。 当CP＝1时，若D＝0， 则＝0；若D＝1，则＝1。 特性方程： ＝D （CP=1） D触发器的优点是输入 端不存在约束。
输入门在RS触发器的基础上 添加两根反馈线，克服了约束。 工作原理： 当CP＝0时，不论JK为何值， 维持原状态。 当CP＝1时，J＝1,K＝0， 不论初态如何， ＝1； J＝0,K＝1， 不论初态如何， ＝0； J＝K＝1时，
时序电路可用输出方程、驱动方程和状态方 程等三组方程加以描述： 输出方程：Z ( tn)=F[ X (tn ),Y ( tn )] 驱动方程：W ( tn)=H [X (tn ),Y ( tn)] 状态方程：Y(tn+1)=G [W (tn),Y (tn )] 说明：tn,tn+1表示当前时刻和下一时刻两 个离散的相邻时间，X(tn),Y(tn),Z(tn)和W(tn) 分别表示当前的外输入、内输入、外输出和 内输出，Y(tn+1)表示下一时刻的内输入。
时序电路一般由组合电路和存储电路两部分组成 。 图中组合逻辑电路的输入包括外输入和内输入两部 分，外输入ｘ1，...，ｘｉ是整个时序电路的输入， 内输入y1，...，yi是存储电路的输出，它反映时序电 路过去的状态。 组合电路的输出包括外输出和内输出两部分， 外输出Z1，...，Zｉ是整个时序电路的输出，内输出 W1,...,Wｋ是存储电路的输入。
555定时器由三部分组成： 电阻分压器和电压比较器：由三个等值电阻R和两个集成运放比较器C1、C2构成。电源 电压Vcc经分压取得V+2、V-1作为比较器的输入参考电压，在无外加控制电压Vm时， V+2=1/3Vcc、V-1=2/3Vcc；外加控制电压Vm可改变参考电压值。比较器分别对阀值 输入Vi1与V-1、触发输入Vi2与V+2进行比较，它们的结果决定比较器输出Vc1、Vc2的 电位高低。 注意：不接外加控制时，控制端（5脚）不可悬空，需通过电容接地，以旁路高频干扰。 基本RS触发器：由比较器输出电位Vc1、Vc2控制其状态。（4脚）为触发器复位端当=0 时，触发器反相输出端=1，定时器输出Vo=0,同时，使TD导通。 输出缓冲器和开关管：由反相放大器和集电极开路的三极管TD构成。反相放大器用以提 高负载能力，起到隔离作用。 555定时器的逻辑功能取决于比较器C1、 C2的工作状态。 在无外加控制电压Vm的情况下: 当Vi1>V-1、Vi2>V+2时，比较器输出 Vc1=1、VC2=0,触发器置0，=1，Vo=0,TD 导通。将Vo=0,Vo’对地导通的状态称定时器 的0态。 当Vi1<V-1、Vi2<V+2时，比较器输出 VC1=0、VC2=1，触发器置1，=0， Vo=1,TD截止。将Vo=1,Vo’对地断开的状态 称定时器的1态。 当Vi1<V-1、Vi2>V+2时，比较器输出 Vc1=0、VC2=0，触发器维持原状态不变。
锁存器 将若干个电位式触发器的触发输入端连接在一起，由一个公共 的时钟信号CP来控制，而每个触发器的数据输入端能独立地接收数 据，这种在CP电位控制下能同时存贮多位数据的电路，称为锁存 器。
当CP为高电平时,触发器接收数据；当CP为低电平时,触发器状态不 变。
移位寄存器 在时钟信号的控制下，所寄存的数据依次向左或向右移位的寄存器，称移位寄存器。 根据移位方向的不同，分为左移寄存器、右移寄存器和双向寄存器。 (1)左移寄存器 由上升沿触发的维持－阻塞D触发器构成的三位左移寄存器电路 解释：右边的F2设为低位，左边的F0设为高位。F2的输入端D称为左移数据输入端，F0 的输出端Q0称为左移数据输出端。其它触发器的输出端连接相邻高位触发器的输入端。 这样，在移位脉冲CP的作用下，寄存的数据向左移位。每来3个脉冲，可将外部的三位数 据依次移入三个触发器中，原先的三位数据由Q0端移出。