第7章 并行通信与并行接口

第七章并行通信与并行接口

一、概述

Intel 8255A--5

二、并行接口芯片Intel 8255A

中的的使用

8255A--5

三、IBM PC/XT 8255A

1. 喇叭接口

22. 键盘接口

一、概述

11.

并行通信在多根传输线上同时传送数据。

接收方

1

D n D n-1D 0C 1C 0

发送方

数据位

控制位

特点：速度快，但造价高；适合于短距离传送。

2. 接口

如前所述，CPU要从外设输入信息或输出信息给外设，可以采用：•程序查询方式；

•中断方式；

•DMA方式。

但不论用哪一种方式，CPU总是通过接口电路与外设联系的。

数据数据

CPU接口I/O

状态状态

电路设备控制控制

接口电路中要有：

•端口的译码和控制电路

•输入输出数据的锁存器和缓冲器

•状态和控制命令寄存器——以便于CPU与接口电路之间用应答方式（程序查询

式）来交换信息；也便于接口电路与外设间传送信

息。

•中断请求触发器——为了与CPU以中断的方式交换信息。

随着大规模集成电路技术的发展，生产了许多通用的可编程序的接口芯片，这些接口芯片按数据传送的方式可分为并行接口和串行接口两大类。

3. 通常并行接口芯片应具有以下功能

(1) 两个或两个以上的具有锁存器或缓冲器的数据端口；

(2) 每个数据端口都应有与CPU用应答方式交换信息所必需的电路；

(3) 通常每个数据端口还具有能用中断方式与CPU交换信息所必需的电路；

(4) 片选和控制电路；

(5) 控制字寄存器——通常这类片子可用程序选择数据端口，选择端口的

控制字寄存通常这类片用程序选择数据端选择端的

传送方向（输入输出或双向）；选择与CPU 交换信

息的方式（中断或查询）等等，故片中要有能实现

息的方式（中断或查询）等等故片中要有能实现

这些选择的控制字寄存器，它可由CPU用输出命令

来写。

来写

二、并行接口芯片Intel 8255A

Intel 8255A--5控制端口A 和端口C 的高4位。它根据CPU 的命令字决定A 组口的每一位端口A,B,C 入输出端口，结构

A 组

A 组

端口A 的工作方式及对C 口的每位实现按位的“置位”或“复位”。每个端口都是位，可以选择作为输入或输出但功能上控制

(8)

A 组8位双向三态缓冲器。控制端口出。但功能上有不同的特点。通常端口数据端口C 上半部(4)它是8255A 与系统数据总线的接口。

B 和端口

C 的低4位。它根据CPU 的命令字决定B 组为输入输出的数据端口作为控制或状态信息的端口总线缓冲器

B 组端口

C 下半部接收来自系统总线的控制信号，以产的工作方式及对C 口的每一位实现按位的态信息的端口。

读B (4)

B 组生控制整个芯片工作的控制信号

“置位”或“复位”

/写

控制逻辑

组控制

端口B (8)

8255A端口选择表

2. 方式选择

8255A有三种基本工作方式，

(1) 方式0——基本输入输出方式

(2) 方式1——选通输入输出方式

(3) 方式2——双向传送方式

(3)2

方式由CPU输出的命令字决定。

由此可见：

端口A有0，1，2 三种工作方式，

2

端口B只能工作于方式0，1。

3. 按位置位/复位功能

位位令位位位端口C的8位中的任一位，可用一条指令来“置位”和“复位”（其它位状态不

变），这个功能主要用于控制。实现此功能的控制字为：

4. 8255A的中断功能

当8255A按模式1 或模式2 工作时，能提供一个控制信号，用来作为CPU的中断请求。INTE触发器定义如下：

INTE=1 允许中断

INTE=0 禁止中断

INTE0

8255A规定：在方式1端口A输入时，INTEA由PC4（置位/复位）控制；

输出时复位）控制

端口A输出时，INTEA由PC

（置位/复位）控制；

6

（置位/复位）控制；

端口B输入时，INTEB由PC

2

端口B INTEB PC/

端输出时，由

（置位复位）控制；

3

方式1 输入端口A

方式1 输入端口B

在方式2输入时，INTE2由PC

（置位/复位）控制；

4

置位复位控制；

输出时，INTE1PC（置位/复位）控制；

输出时由

6

* 但是，8255不能提供中断向量，可通过软件方式，或利用8259 解决。

5. 8255A 的端口的工作过程

(1)方式0

方式0 是一种基本的输入或输出方式。

• 三个端口的每一个都可由程序选定作为输出或输入；

• 没有固定的用于应答的联络信号。

故方式0 ：• 可用于无条件传送的接口电路；

• 也可用于查询式输入输出接口电路，此时，只需将端口C （也可用

端口A 、端口B ）的某些位作为两个数据端口的控制或状态信息。

PA 7~0

方式0

外设PB 7~0

8255A 控制CPU PC 0

PC 1状态