常用组合逻辑电路及其芯片课件

输出为光敏二极管
2024年3月8日星期五
31
第32页，共32页。
Y 0
IE I1 I2I4I6
IE I3 I4I6
IE I5 I6
IE I7
集成编码器T341的几点说明：
1）实际使用，可把最重要的输入信号接I7，次要的接I6，最不重要 的接I0。
2）编码时，必保证优先等级比此输入信号高的信号无效。
3）T341可以多极连接，以扩展输入端和输出端。
2024年3月8日星期五
2024年3月8日星期五
对应 十进制数
0 1 2 3 4 5 6 7 8 9
9
输出
Y3Y2Y1Y0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
第10页，共32页。
3. 集成编码器
第10章 组合逻辑电路
（a）内部逻辑图
8线—3线编码器
2024年3月8日星期五
第10章 组合逻辑电路
（2）多路数据分配器
功能：把1个输入信号分配到多路输出的其中之一去，故又称“逆 多路选择器”或“逆多路开关”。
74LS138（3线—8线译码器）可以作为1—8数据分配器。 当允许输入端GAB输入数据D=1时，所有输出端Y0~Y7全部为高电平 1，与CBA无关。 当输入数据D=0时，输出有控制信号CBA决定，从而实现1路输入 数据分配到8个输出中的1个的功能。
允 I15 I14 I13 I12 I11 I10 I9 I8 许
I7 I6 I5 I4 I3 I2 I1 I0
两块T341的串接方式
2024年3月8日星期五
13
第14页，共32页。
第10章 组合逻辑电路
10.2.3 译码器 (decoder)
译码器就是把一种代码转换为另一种代码的电路。
二进制
代码
1. 二进制编码器
定义：将信号变为二进制代码的电路
2024年3月8日星期五
（以3线—8线编码器为例） ：
4
第5页，共32页。
第10章 组合逻辑电路
以8线—3线编码器（即8个输入，3个输出）： 由电路得：
Y2=A4A5A6A7 Y1=A2A3A6A7 Y0=A1A3A5A7
2024年3月8日星期五
5
0 0 0 00 1 0 0 0 1 0 01 1 0
选通输出端
0 0 1 1 0 1 0 1 0
0 01 1 1 0 11 1 0 0 0 1 1 1 1 1 0 0 1 0 当IE=0，正常编码；
0 0 1 1 1 1 1 1 0 1 1 0 当IE=1，或所有输入无低
2024年3月8日星期五
24
第25页，共32页。
第10章 组合逻辑电路
多路数据选择器的一般结构如下图所示：
选 择 控 制 端
数 据 输 入 信 号
4选1 选择器
输出控制信号
Y ST D0 (A1 A0 ) D1(A1 A0 ) D2 (A1A0 ) D3(A1A0 )
2024年3月8日星期五
LED七段显示译码器电路逻辑图
2024年3月8日星期五
23
第24页，共32页。
第10章 组合逻辑电路
10.2.4 多路开关 (Malti--switching )
2n个 输入
...
多入一出
多路选择器
输出
输入
n个选择控 制端
...
2n个
输出
一入多出
多路分配器
1. 多路数据开关 （1）多路数据选择器 功能：从多路输入数字信号中选出一个，并将它传输到输出端。
2024年3月8日星期五
1
第2页，共32页。
第10章 组合逻辑电路
2. 比较器 1）一位比较器
设A，B是两个一位二进制数，比较结果为E（A=B），H（A>B）， L（A<B)。
真值表
输入
输出
AB
E
H
L
00
1
0
0
01
0
0
1
10
0
1
0
11
1
0
0
表达式
E=AB+AB
H=AB
L=AB
电
路
2024年3月8日星期五
A0
输
A1
入
An-1
译码器
… …
Y0
Y1
输
出
Ym-1
二进制译码器的一般电路
1. 二进制译码器
特点：n线-2n线译码器。（注：n个输入，2n个输出）
以74LS138（3线-8线）译码器为例：
2024年3月8日星期五
14
第15页，共32页。
第10章 组合逻辑电路
74LS138译码器真值表
允许端
G1
G2A
2
第3页，共32页。
第10章 组合逻辑电路
A1 B1
&
H
&
L
=1 E
逻辑电路
2）多位比较器
注：多位比较器的比较规则是从高位到低位逐位比较
若最高位An〉Bn，则A 〉B，H=1 若An<Bn，则A〈 B，L=1 若An=Bn，则逐位比较下一位，. . . . . .
2024年3月8日星期五
3
第4页，共32页。
LED发光二极管显示器
共阳型
LCD液晶显示器
CRT阴极射线显示器
a b
a
c d
f
gb
ee
c
f g
d
（a）七段显示器笔画结构
（b）共阴极
七段数字显示器
2024年3月8日星期五
19
（c）共阳极
第20页，共32页。
第10章 组合逻辑电路
共阴极七段LED显示字型段码表
显示数字
0
段码
abcdefg
111111 0
第10章 组合逻辑电路
10.1.2 加法器与比较器 (Adder & comparer)
1. 加法器
Sn
Ci+1
FAn
Sn-
1
Cn
FAn-1
S0
C1
C0
...
FA0
Bn
An
An-1
Bn-1
A0
B0
n+1个全加器串接起来，构成n+1位串行加法器，实现两个n+1位 的二进制数AnAn-1…A1A0和BnBn-1…B1B0的加法运算。
2024年3月8日星期五
27
第28页，共32页。
第10章 组合逻辑电路
74LS151逻辑功能表
输入
选择控制
CBA
0
0
0
0
0
1
01
0
01
1
1
0
0
1
0
1
1
1
0
1
1
1
2024年3月8日星期五
输
出
选通
Y
W
S
1
0
1
0
D0
D0
0
D1
D1
0
D2
D2
0
D3
D3
0
D4
D4
0
D5
D5
0
D6
D6
0
D7
D7
28
第29页，共32页。
25
第26页，共32页。
第10章 组合逻辑电路
常用的多路数据开关有74LS151（8选1）、74LS153（双4选1）数据选择器等。
当ST=0时， 通过CBA 的不同组 合，选择 不同的通 道。
数据选择器74LS151原理图
2024年3月8日星期五
26
第27页，共32页。
第10章 组合逻辑电路
数据选择器74LS151引脚图
15
第16页，共32页。
第10章 组合逻辑电路
允
许
端
输
出
输 入
74LS138译码器原理图
2024年3月8日星期五
16
第17页，共32页。
第10章 组合逻辑电路
输出端 直流电源端
74LS138译码器引脚图
2024年3月8日星期五
17
接地端 允许端 输入端
第18页，共32页。
译码器的应用
第10章 组合逻辑电路
0
0
0
0
0
0
0
1
111
注：8个待编码的输入信号任何时刻只有一个为高电平，输出三位可反映不同输入信号
状态。
2024年3月8日星期五
6
第7页，共32页。
第10章 组合逻辑电路
2. 二—十进制编码器 下图为8421BCD码编码器电路：
Y0~Y3位输出
2024年3月8日星期五
7
A1
...
A9 为 输 入
第8页，共32页。
第10章 组合逻辑电路
10.2.2 编码器 (coder)
所谓的编码器，就是在数字系统中，能把具有特定意义的 信息（数字和字符）变成若干位代码的电路。
分类：
二进制编码器
普通编码：
二—十进制编码器
任何时刻只能允许一个信号输入。
优先编码：集成T341
允许多个信号同时输入，但输出信号 则按优先等级次序进行编码输出。
G2B
1
0
0
0 1 1
输入端
C
B
A
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
输出端
Y0~Y7 Y0=0 其余为1 Y1=0 其余为1 Y2=0 其余为1 Y3=0 其余为1 Y4=0 其余为1 Y5=0 其余为1 Y6=0 其余为1 Y7=0 其余为1
Y0~Y7全1
2024年3月8日星期五
10
（b）外部引脚图
第11页，共32页。
第10章 组合逻辑电路
选通输入端
表10.2.5 T341编码器真值表
输入，
低电平有效
反码输出端
IE I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 YE YEX
1 1 11 1 1
扩展端
0 1 1 1 1 1 1 1 1 1 11 0 1
BCD码
七a
段b
a
显 示
cf d
gb
译 码
ee f
c
驱g
d
动
器
七段显示译码器
Hale Waihona Puke 2024年3月8日星期五21
第22页，共32页。
第10章 组合逻辑电路 共阳极
b=c=f=g=0，
a=d=e=1
2024年3月8日星期五
c=d=e=f=g=0， a=b=1
22
第23页，共32页。
第10章 组合逻辑电路
常见的译码驱动器，如共阳极—74LS47，共阴极—74LS48等。 74LS47、74LS48输入是BCD码，输出是七段显示器的段码。 使用74LS47的译码驱动电路如图所示。
（用二进制译码器74138实现逻辑函数）
Si ( Ai , Bi ,Ci1) m(1,2,4,7) m1m2m4m7
Ci ( Ai , Bi ,Ci1) m(3,5,6,7) m3m5m6m7
2024年3月8日星期五
18
第19页，共32页。
第10章 组合逻辑电路
2.七段显示译码器
共阴型
12
第13页，共32页。
第10章 组合逻辑电路
如用两块T341构成的16-4线优先编码器如下图所示：
优先标志
Q3
&
Q2 Q1 Q0
&&&
YEX Y2 Y1 Y0 YE
高位T341 IE I7 I6 I5 I4 I3 I2 I1 I0
YEX Y2 Y1 Y0 YE 低位T341
IE I7 I6 I5 I4 I3 I2 I1 I0
第6页，共32页。
第10章 组合逻辑电路
根据逻辑关系式列出编码器的真值表，（高电平表示有信号输入）
A0
A1
A2
A3
A4
A5
A6
A7
1
0
0
0
0
0
0
0
Y2
Y1
Y0
00 0
0
1
0
0
0
0
0
0
001
0
0
1
0
0
0
0
0
010
0
0
0
1
0
0
0
0
011
0
0
0
0
1
0
0
0
100
0
0
0
0
0
1
0
0
101
0
0
0
0
0
0
1
0
110
1
01100 00
2
11011 01
3
11110 01
4
01100 11
5
10110 11
6
00111 11
7
11100 00
8
11111 11
9
11100 11
2024年3月8日星期五
20
第21页，共32页。
第10章 组合逻辑电路
一般数字系统中处理和运算结果都是用二进制编码、BCD码或其他 编码表示，将最终结果通过LED显示器用十进制数表示出来。如图 所示。
2024年3月8日星期五
29
第30页，共32页。
第10章 组合逻辑电路
2. 多路模拟开关
AD7501 是单向8通道多路模拟开关，具有多路选择器功能。
原理图及引脚图如下图a和b所示：
2024年3月8日星期五
30
第31页，共32页。
第10章 组合逻辑电路
3. 光电开关 （光电耦合器）
输入为发光二极管，
第10章 组合逻辑电路
电路的逻辑表达式：
Y0 A1 A3 A5 A7 A9 Y1 A2 A3 A6 A7 Y2 A4 A5 A6 A7 Y3 A8 A9
2024年3月8日星期五
8
第9页，共32页。
第10章 组合逻辑电路
逻辑表达式列出真值表：
输入信号
A9A8A7A6A5A4A3A2A1 000000000 000000001 000000010 000000100 000001000 000010000 000100000 001000000 010000000 100000000
电平送入时，编码器不工
0 0 1 1 1 1 1 1 1 1 0 1 0 作。
0 0 1 1 1 11 1 1 1 11 1 0
2024年3月8日星期五
11
第12页，共32页。
第10章 组合逻辑电路
电路输出端的逻辑表达式为：
Y2 IE I4 IE I5 IE I6 IE I7
Y1 IE I2 I4I5 IE I3 I4I5 IE I6 IE I7