基本RS触发器
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.输入触发信号R、S高、低电平有效如何理解? 5．基本RS触发器的不定状态有几种情况? 6．基本RS触发器的动作特点是什么?
5.2 同步触发器
5.2.1 同步RS 5.2.2 JK、D和T 5.2.3 同步JK 5.2.4 同步D触发器 5.2.5 同步T触发器
5.2.1 同步RS触发器
图5.2.1所示，是与非门和或非门构成的同步RS触 发器的原理电路。
00
0 1
0 保持 1 Qn+1 =Qn
01
0 1
1 1
置“1” Qn+1 =1
10
0 1
0 0
置“0” Qn+1 =0
11
0 1
1* 1*
不定态 1*
Qn+1=S + RQn RS=0(约束条件)
2．状态转换图
状态转换图如图5.1.7所示， 简称状态图。
3．时序波形图
基本RS触发器的时序图如图5.1.8所示，设电路初
⑶ 输入信号消失后，电路能保持获得的状态－－ 具有“记忆” 能力。
２．触发器现态、次态和时序的概念 现态－－输入信号作用的t 时刻，触发器所处的状 态，用Qn表示 。 次态－－ t 时刻输入信号作用后，触发器获得的新 状态，用Qn+1表示。 时序－－在输入信号作用下，触发器状态更新和演 化过程的时间序列。
显然，不应该出现Q=Q=0，或Q=Q=1的状态。
把这两种状态称为不定态，用“0*”或“1*”表示。
与非门和或非门构成的触
发器逻辑符号，如图5.1.2(a)、 Q Q
(b)所示。
SR
QQ SR
2． 基本特点
(a) 与非门 (b) 或非门
基本RS触发器是一 图5.1.2 基本RS触发器逻辑符号
种最简单的触发器，是构成其他种类触发器的基础。
触发器状态演化的时序过程： t 时刻，触发器的现态Qn ，在输入触发信号作用下 获得次态Qn+1的演化时序过程，如图5. 1.5所示。
Qn+1 Qn+1 Qn Qn
QQ SR
△t → tpd Qn Qn+1 R、S
RS
t 时刻
图5.1.5 触发器状态演化的时序示意图
时间轴
5.1.3 基本RS触发器的逻辑功能表示
不同的电路结构，有不同的动作特点；不同的逻辑 功能，有不同的工作原理。了解触发器的这些特点，对 本章的学习内容十分重要。
5.触发器逻辑功能的表示方法 ⑴ 逻辑电路－－实现触发器逻辑功能的电路。
⑵ 特性表－－又称功能表，用来反映触发器输出状 态的变化规律。
⑶ 特性方程－－又称状态方程，反映触发器输出状 态变化的函数式。
S有效，置“1”。但从“0” 到“1”时历经不定态
Q=1， Q=0
Q=1， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=0
&
&
&
&
&
&
01
01
R=0 S=0
1 R=0
10 S=0
01
0
R=1 S=0
图5.1.4(a) 与非门基本RS触发器工”。但从“1” 到“0”时历经不定态 。
高电平有效输入方式，用 原变量 表示。
⑷ 工作速度高，但抗干扰能力差。
3
⑴ 在输入信号作用下，电路能够被置“1”或置“0” ，且具有一定的“记忆”能力。
⑵ 在输入信号作用的全部时间内，电路的输出状态 都有可能改变。
⑶ 当输入信号都有效时，电路输出状态无法确定－ －不定态。
⑷ 从“0”置“1”和从“1”置“0”时，电路分两步 动作，且以不定状态过渡，因此，有约束条件。
2． 基本特点
⑴ 电路由两个与非门(或非门)的输入和输出交叉反 馈连接而成，因此电路具有了一定的“记忆”能力。
⑵ 电路有两个稳定状态，分别用“0”和“1”表示。
即：
Qn=0(Qn=1)，Qn=1(Qn=0)。
⑶ 两个输入端R和S，与非门构成的电路为低电平
有效输入方式，用反变量 表示；或非门构成的电路为
RD=0，SD=1 即异步置“0”，门G2、G3锁定，输出 Q=1，S=1，则：Q=0，门G4也被锁定，触发器置“0”， 直至异步控制消失。
异步控制端存在有效输入时，电路被锁定为“0”状 态或“1”状态，输入也被封锁，其级别最高。
图5.2.2所示，是同步RS触发器的逻辑符号。
QQ
RD
SD
R CP S
触发器的状态方程： Qn+1(tn) =f [Qn(tn)、xi (tn)] ３．触发器的种类
根据电路结构的不同，将触发器分为：基本RS触发 器、同步触发器、主从触发器和边缘触发器等。
根据逻辑功能的不同，将触发器分为：RS触发器、 JK触发器、D触发器和T触发器等。
根据时钟触发方式不同，将触发器分为：同步(电平) 触发器和边缘触发器等。
01 10
10 0
0
R=1
S=0 R=1
S=0 R=1
S=1 R=1
图5.1.4(d) 或非门基本RS触发器工作原理
总结：
10 S=1
不论Qn=0(Qn=1)，还是Qn=1(Qn=0)，只要R 和S 均为有效输入时，电路将处于不定状态。与非门电路的 不定态为“1*”，或非门电路的不定态为“0*”。
不论Qn=0(Qn=1)，还是Qn=1(Qn=0) ，只要R无效 S有效 ，最终电路被置为“1” 状态，即：Qn+1=Qn=1， Qn+1=Qn=0。(由“0”状态置为“1”状态时历经不定态) 。 不论Qn=0(Qn=1)，还是Qn=1(Qn=0) ，只要R有效 S无效 ，最终电路被置为“0” 状态，即：Qn+1=Qn=0， Qn+1=Qn=1。(由“1”状态置为“0”状态时历经不定态) 。 不论Qn=0(Qn=1)，还是Qn=1(Qn=0)，当R和S均为 无效输入时，都将使Qn+1=Qn=0，Qn+1=Qn=1；或Qn+1= Qn=1，Qn+1=Qn =0。基本RS触发器保持现态不变，表 示为Qn+1=Qn 。
Q
G3 &
RD
R
G1 &
Q
G4 &
S
SD
G2 &
Q
G3≥1
RD
S
G1≥1
Q
G4 ≥1
R
SD
G2 ≥1
R CP S
(a) 与非门逻辑电路
S CP R
(b) 或非门逻辑电路
图5.2.1 同步RS触发器原理电路
异步控制原理－－以与非门电路为例。
RD 、SD 是低电平输入有效 直接置“0”、置“1”端，设置
都为无效输入，电路保持现 态不变。即：Qn+1=Qn 。
第5章 触发器
5.1 基本RS 5.2 5.3 5.4 触发器逻辑功能的相互转换 5.5 集成触发器及触发器的典型应用
重点掌握
1．触发器及其特点，触发器现态、次态和时 序的概念。
2．触发器的电路组成、逻辑功能表示和动作特 点。
3．触发器逻辑功能之间的相互转换。 5.触发器典型应用。
概述
１．触发器及其特点 触发器(Flip Flop，缩写FF)－－能够记忆二值信息 (“1” 和 “0”)的基本时序逻辑单元电路。 触发器由门电路构成，分为双稳态触发器、单稳态 触发器、无稳态触发器(多谐振荡器)等几种。本章介绍 双稳态触发器，两个稳状态分别用“1”和“0”表示。 双稳态触发器具有以下基本特点： ⑴ 有两个稳定的状态，以便于记忆“1”和“0” 。 ⑵ 在输入的触发信号作用下，电路能被置于“1” 或“0” 。
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=1， Q=1 Q=1， Q=0
都为无效输入，电路保持现 态不变。即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=1
&
&
&
&
&
&
&
0
01
R=0 S=1
10 R=0
1 S=1
0
0
R=1 S=1
1 R=1
⑵ 实际电路有什么不同?
R有效，置“0”。但从“1”到 “0”时历经不定态0*
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=0， Q=0 Q=1， Q=0
输入都有效，电路处于不定 态0*
Q=0， Q=0 Q=0， Q=1
Q=0， Q=0 Q=1， Q=0
≥1
≥1
≥1
≥1
≥1
≥1
≥1
≥1
10
Q=1， Q=0 Q=0， Q=0 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
≥1
1 R=0
≥1
≥1
≥1
≥1
≥1
≥1
0
01
S=0 R=0
S=0
10 01
0
R=0
S=1 R=0
图5.1.4(c) 或非门基本RS触发器工作原理
≥1
1 S=1
问题：⑴ 电路初态都是先设为“0”，输入触发信号 都是“00、01、10到11，电路的输出状态有什么不同?
两个与非门(或非门)的输入和输出交叉反馈连接而 成，使电路具有了一定的记忆能力－－输入触发信号消 失，电路也能保持获得的状态。
两个触发信号输入端R和S，与非门电路为低电平 有
效输入方式，或非门电路为高电平有效输入方式。
3．基本RS触发器的输入电路和工作状态
VCC Q Q
VCC
QQ
10k 10k & 1R
态Q=0。
R=×
S
S=1
R
R=× 0 S=0
1
R=0 S=× Q
不
R=1
Q
S=×
定 态
图5.1.7 状态图
图5.1.8 时序波形图
【思考题】
1．基本RS触发器输入的触发信号消失后，电路还 能否保持获得的次态不变(记忆能力)?
2．电路处于等待触发的状态时，输入端、输出端 应处于什么状态?
3．按逻辑功能的不同，触发器有哪几种类型？基 本RS触发器电路结构有什么特点? 可以实现几种功能?
5.1.1 基本RS触发器电路组成及其特点
1． 电路组成和 逻辑符号
Q
Q
Q
Q
&
&
≥1
≥1
与非门和或非门 构成的原理电路，如
图5.1.1(a)、(b)所示。
S
RS
R
(a)与非门电路 (b)或非门电路
图 5.1.1 基本RS触发器原理电路
电路有两个输入端R和S，又称触发信号端；有两个 互反的输出端Q和Q。把Q=1，Q=0的状态称为触发器的 “1”状态，把Q=0，Q=1的状态称为触发器的“0”状态。
触发器的功能可采用逻辑图(逻辑符号)、特性表、 特性方程、状态转换图、时序波形图(又称时序图)来描 述。
1．特性表和特性方程 根据对基本RS触发器工作原理的分析，列表5.1.1 就是基本 RS触发器特性表。由表可以写出特性方程。 在写特性方程时，把“不定态”当“1”来考虑，这 就相当有约束存在。 当然，也可用卡诺图来表示和化简，如图5.1.6所示
QQ
RD
SD
R CP S
QQ
RD
SD
R CP S
QQ
RD
SD
R CP S
(a)
(b)
(c)
(d)
图5.2.2 同步RS触发器的逻辑符号
电路输入端增加了时钟控制的门电路，触发器能否 工作取决于时钟控制信号是否有效。
电路有了时钟控制，才真正具有了时序工作基础。
２．工作原理 对与非门构成的同步RS触发器进行分析。 CP=0期间电路被封锁不工作； CP=1期间电路工作原理如下：
R
& S1
S
≥1 ≥1
R 0S
R0
S
510 510
510 510
(a) 与非门 (b) 或非门 图5.1.3 基本RS触发器输入电路
5.1.2 基本RS触发器工作原理及动作特点
1． 工作原理
基本RS触发器工作原理图示如下。
输入都有效，电路处于不定 态1*
Q=1， Q=1 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0
Q
G3 &
Q
G4 &
触发器的初状态。二者不能同时 RD R
S
SD
有效输入，即只能输RD入=0，SD=1； 或者输入 RD=1，SD=0。
G1 &
G2 &
R CP S
从电路的结构可以看出，异步控制不仅能直接影响
输出，而且能直接锁定输入。控制原理分析如下。
RD=1，SD=0 即异步置“1”，门G1、G4锁定，输出 Q=1，R=1，则：Q=0，门G3也被锁定，触发器置“1”， 直至异步控制消失。
表5.1.1 基本RS触发器特性表
Qn
RS=00
RS=01 RS=10 Qn+1
RS=11
00
1
0
1*
11
1
0
1*
说 明
保持 Qn+1 =Qn
置“1” Qn+1 =1
置“0” Qn+1 =0
不定态 1*
RS Q0n
00
01 11 1×
10
11 1 ×
图5.1.6 卡诺图表示及其化简
R S Qn Qn+1 说明
⑷ 状态转换图－－反映触发器“0”和“1”两种状态 之间转换及条件的图形。
⑸ 时序图－－又称输出状态演化时序波形图，类似 组合逻辑电路的波形图。
5.1 基本RS触发器
5.1.1 基本RS触发器电路组成及其基本特点 5.1.2 基本RS触发器工作原理、动作特点 5.1.3 基本RS触发器逻辑功能的表示
图5.1.4(b) 与非门基本RS触发器工作原理
问题：⑴ 电路不输入(等待状态)时，输入触发信号 处于什么状态?
⑵ 实际电路中，低电平有效如何实现?
都为无效输入，电路保持现 态不变。 即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
S有效，置“1”。但从“0”到 “1”时历经不定态0*
5.2 同步触发器
5.2.1 同步RS 5.2.2 JK、D和T 5.2.3 同步JK 5.2.4 同步D触发器 5.2.5 同步T触发器
5.2.1 同步RS触发器
图5.2.1所示，是与非门和或非门构成的同步RS触 发器的原理电路。
00
0 1
0 保持 1 Qn+1 =Qn
01
0 1
1 1
置“1” Qn+1 =1
10
0 1
0 0
置“0” Qn+1 =0
11
0 1
1* 1*
不定态 1*
Qn+1=S + RQn RS=0(约束条件)
2．状态转换图
状态转换图如图5.1.7所示， 简称状态图。
3．时序波形图
基本RS触发器的时序图如图5.1.8所示，设电路初
⑶ 输入信号消失后，电路能保持获得的状态－－ 具有“记忆” 能力。
２．触发器现态、次态和时序的概念 现态－－输入信号作用的t 时刻，触发器所处的状 态，用Qn表示 。 次态－－ t 时刻输入信号作用后，触发器获得的新 状态，用Qn+1表示。 时序－－在输入信号作用下，触发器状态更新和演 化过程的时间序列。
显然，不应该出现Q=Q=0，或Q=Q=1的状态。
把这两种状态称为不定态，用“0*”或“1*”表示。
与非门和或非门构成的触
发器逻辑符号，如图5.1.2(a)、 Q Q
(b)所示。
SR
QQ SR
2． 基本特点
(a) 与非门 (b) 或非门
基本RS触发器是一 图5.1.2 基本RS触发器逻辑符号
种最简单的触发器，是构成其他种类触发器的基础。
触发器状态演化的时序过程： t 时刻，触发器的现态Qn ，在输入触发信号作用下 获得次态Qn+1的演化时序过程，如图5. 1.5所示。
Qn+1 Qn+1 Qn Qn
QQ SR
△t → tpd Qn Qn+1 R、S
RS
t 时刻
图5.1.5 触发器状态演化的时序示意图
时间轴
5.1.3 基本RS触发器的逻辑功能表示
不同的电路结构，有不同的动作特点；不同的逻辑 功能，有不同的工作原理。了解触发器的这些特点，对 本章的学习内容十分重要。
5.触发器逻辑功能的表示方法 ⑴ 逻辑电路－－实现触发器逻辑功能的电路。
⑵ 特性表－－又称功能表，用来反映触发器输出状 态的变化规律。
⑶ 特性方程－－又称状态方程，反映触发器输出状 态变化的函数式。
S有效，置“1”。但从“0” 到“1”时历经不定态
Q=1， Q=0
Q=1， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=0
&
&
&
&
&
&
01
01
R=0 S=0
1 R=0
10 S=0
01
0
R=1 S=0
图5.1.4(a) 与非门基本RS触发器工”。但从“1” 到“0”时历经不定态 。
高电平有效输入方式，用 原变量 表示。
⑷ 工作速度高，但抗干扰能力差。
3
⑴ 在输入信号作用下，电路能够被置“1”或置“0” ，且具有一定的“记忆”能力。
⑵ 在输入信号作用的全部时间内，电路的输出状态 都有可能改变。
⑶ 当输入信号都有效时，电路输出状态无法确定－ －不定态。
⑷ 从“0”置“1”和从“1”置“0”时，电路分两步 动作，且以不定状态过渡，因此，有约束条件。
2． 基本特点
⑴ 电路由两个与非门(或非门)的输入和输出交叉反 馈连接而成，因此电路具有了一定的“记忆”能力。
⑵ 电路有两个稳定状态，分别用“0”和“1”表示。
即：
Qn=0(Qn=1)，Qn=1(Qn=0)。
⑶ 两个输入端R和S，与非门构成的电路为低电平
有效输入方式，用反变量 表示；或非门构成的电路为
RD=0，SD=1 即异步置“0”，门G2、G3锁定，输出 Q=1，S=1，则：Q=0，门G4也被锁定，触发器置“0”， 直至异步控制消失。
异步控制端存在有效输入时，电路被锁定为“0”状 态或“1”状态，输入也被封锁，其级别最高。
图5.2.2所示，是同步RS触发器的逻辑符号。
RD
SD
R CP S
触发器的状态方程： Qn+1(tn) =f [Qn(tn)、xi (tn)] ３．触发器的种类
根据电路结构的不同，将触发器分为：基本RS触发 器、同步触发器、主从触发器和边缘触发器等。
根据逻辑功能的不同，将触发器分为：RS触发器、 JK触发器、D触发器和T触发器等。
根据时钟触发方式不同，将触发器分为：同步(电平) 触发器和边缘触发器等。
01 10
10 0
0
R=1
S=0 R=1
S=0 R=1
S=1 R=1
图5.1.4(d) 或非门基本RS触发器工作原理
总结：
10 S=1
不论Qn=0(Qn=1)，还是Qn=1(Qn=0)，只要R 和S 均为有效输入时，电路将处于不定状态。与非门电路的 不定态为“1*”，或非门电路的不定态为“0*”。
不论Qn=0(Qn=1)，还是Qn=1(Qn=0) ，只要R无效 S有效 ，最终电路被置为“1” 状态，即：Qn+1=Qn=1， Qn+1=Qn=0。(由“0”状态置为“1”状态时历经不定态) 。 不论Qn=0(Qn=1)，还是Qn=1(Qn=0) ，只要R有效 S无效 ，最终电路被置为“0” 状态，即：Qn+1=Qn=0， Qn+1=Qn=1。(由“1”状态置为“0”状态时历经不定态) 。 不论Qn=0(Qn=1)，还是Qn=1(Qn=0)，当R和S均为 无效输入时，都将使Qn+1=Qn=0，Qn+1=Qn=1；或Qn+1= Qn=1，Qn+1=Qn =0。基本RS触发器保持现态不变，表 示为Qn+1=Qn 。
Q
G3 &
RD
R
G1 &
Q
G4 &
S
SD
G2 &
Q
G3≥1
RD
S
G1≥1
Q
G4 ≥1
R
SD
G2 ≥1
R CP S
(a) 与非门逻辑电路
S CP R
(b) 或非门逻辑电路
图5.2.1 同步RS触发器原理电路
异步控制原理－－以与非门电路为例。
RD 、SD 是低电平输入有效 直接置“0”、置“1”端，设置
都为无效输入，电路保持现 态不变。即：Qn+1=Qn 。
第5章 触发器
5.1 基本RS 5.2 5.3 5.4 触发器逻辑功能的相互转换 5.5 集成触发器及触发器的典型应用
重点掌握
1．触发器及其特点，触发器现态、次态和时 序的概念。
2．触发器的电路组成、逻辑功能表示和动作特 点。
3．触发器逻辑功能之间的相互转换。 5.触发器典型应用。
概述
１．触发器及其特点 触发器(Flip Flop，缩写FF)－－能够记忆二值信息 (“1” 和 “0”)的基本时序逻辑单元电路。 触发器由门电路构成，分为双稳态触发器、单稳态 触发器、无稳态触发器(多谐振荡器)等几种。本章介绍 双稳态触发器，两个稳状态分别用“1”和“0”表示。 双稳态触发器具有以下基本特点： ⑴ 有两个稳定的状态，以便于记忆“1”和“0” 。 ⑵ 在输入的触发信号作用下，电路能被置于“1” 或“0” 。
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=1， Q=1 Q=1， Q=0
都为无效输入，电路保持现 态不变。即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=1
&
&
&
&
&
&
&
0
01
R=0 S=1
10 R=0
1 S=1
0
0
R=1 S=1
1 R=1
⑵ 实际电路有什么不同?
R有效，置“0”。但从“1”到 “0”时历经不定态0*
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=0， Q=0 Q=1， Q=0
输入都有效，电路处于不定 态0*
Q=0， Q=0 Q=0， Q=1
Q=0， Q=0 Q=1， Q=0
≥1
≥1
≥1
≥1
≥1
≥1
≥1
≥1
10
Q=1， Q=0 Q=0， Q=0 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
≥1
1 R=0
≥1
≥1
≥1
≥1
≥1
≥1
0
01
S=0 R=0
S=0
10 01
0
R=0
S=1 R=0
图5.1.4(c) 或非门基本RS触发器工作原理
≥1
1 S=1
问题：⑴ 电路初态都是先设为“0”，输入触发信号 都是“00、01、10到11，电路的输出状态有什么不同?
两个与非门(或非门)的输入和输出交叉反馈连接而 成，使电路具有了一定的记忆能力－－输入触发信号消 失，电路也能保持获得的状态。
两个触发信号输入端R和S，与非门电路为低电平 有
效输入方式，或非门电路为高电平有效输入方式。
3．基本RS触发器的输入电路和工作状态
VCC Q Q
VCC
10k 10k & 1R
态Q=0。
R=×
S
S=1
R
R=× 0 S=0
1
R=0 S=× Q
不
R=1
Q
S=×
定 态
图5.1.7 状态图
图5.1.8 时序波形图
【思考题】
1．基本RS触发器输入的触发信号消失后，电路还 能否保持获得的次态不变(记忆能力)?
2．电路处于等待触发的状态时，输入端、输出端 应处于什么状态?
3．按逻辑功能的不同，触发器有哪几种类型？基 本RS触发器电路结构有什么特点? 可以实现几种功能?
5.1.1 基本RS触发器电路组成及其特点
1． 电路组成和 逻辑符号
Q
Q
Q
Q
&
&
≥1
≥1
与非门和或非门 构成的原理电路，如
图5.1.1(a)、(b)所示。
S
RS
R
(a)与非门电路 (b)或非门电路
图 5.1.1 基本RS触发器原理电路
电路有两个输入端R和S，又称触发信号端；有两个 互反的输出端Q和Q。把Q=1，Q=0的状态称为触发器的 “1”状态，把Q=0，Q=1的状态称为触发器的“0”状态。
触发器的功能可采用逻辑图(逻辑符号)、特性表、 特性方程、状态转换图、时序波形图(又称时序图)来描 述。
1．特性表和特性方程 根据对基本RS触发器工作原理的分析，列表5.1.1 就是基本 RS触发器特性表。由表可以写出特性方程。 在写特性方程时，把“不定态”当“1”来考虑，这 就相当有约束存在。 当然，也可用卡诺图来表示和化简，如图5.1.6所示
RD
SD
R CP S
RD
SD
R CP S
RD
SD
R CP S
(a)
(b)
(c)
(d)
图5.2.2 同步RS触发器的逻辑符号
电路输入端增加了时钟控制的门电路，触发器能否 工作取决于时钟控制信号是否有效。
电路有了时钟控制，才真正具有了时序工作基础。
２．工作原理 对与非门构成的同步RS触发器进行分析。 CP=0期间电路被封锁不工作； CP=1期间电路工作原理如下：
R
& S1
S
≥1 ≥1
R 0S
R0
S
510 510
510 510
(a) 与非门 (b) 或非门 图5.1.3 基本RS触发器输入电路
5.1.2 基本RS触发器工作原理及动作特点
1． 工作原理
基本RS触发器工作原理图示如下。
输入都有效，电路处于不定 态1*
Q=1， Q=1 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0
Q
G3 &
Q
G4 &
触发器的初状态。二者不能同时 RD R
S
SD
有效输入，即只能输RD入=0，SD=1； 或者输入 RD=1，SD=0。
G1 &
G2 &
R CP S
从电路的结构可以看出，异步控制不仅能直接影响
输出，而且能直接锁定输入。控制原理分析如下。
RD=1，SD=0 即异步置“1”，门G1、G4锁定，输出 Q=1，R=1，则：Q=0，门G3也被锁定，触发器置“1”， 直至异步控制消失。
表5.1.1 基本RS触发器特性表
Qn
RS=00
RS=01 RS=10 Qn+1
RS=11
00
1
0
1*
11
1
0
1*
说 明
保持 Qn+1 =Qn
置“1” Qn+1 =1
置“0” Qn+1 =0
不定态 1*
RS Q0n
00
01 11 1×
10
11 1 ×
图5.1.6 卡诺图表示及其化简
R S Qn Qn+1 说明
⑷ 状态转换图－－反映触发器“0”和“1”两种状态 之间转换及条件的图形。
⑸ 时序图－－又称输出状态演化时序波形图，类似 组合逻辑电路的波形图。
5.1 基本RS触发器
5.1.1 基本RS触发器电路组成及其基本特点 5.1.2 基本RS触发器工作原理、动作特点 5.1.3 基本RS触发器逻辑功能的表示
图5.1.4(b) 与非门基本RS触发器工作原理
问题：⑴ 电路不输入(等待状态)时，输入触发信号 处于什么状态?
⑵ 实际电路中，低电平有效如何实现?
都为无效输入，电路保持现 态不变。 即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
S有效，置“1”。但从“0”到 “1”时历经不定态0*