2022年成都东软学院网络工程专业《计算机组成原理》科目期末试卷B(有答案)

2022年成都东软学院网络工程专业《计算机组成原理》科目期末试卷
B（有答案）
一、选择题
1、连续两次启动同一存储器所需的最小时间间隔称为（）。

A.存储周期
B.存取时间
C.存储时间
D.访问周期
2、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。

A.1MB
B.4MB
C.8MB
D.32MB
3、CPU中不包括（）。

A.操作码译码器
B.指令寄存器
C.地址译码器
D通用寄存器
4、计算机（）负责指令译码。

A.算术逻辑单元
B.控制单元（或者操作码译码器）
C.存储器电路
D.输入/输出译码电路
5、下列描述中，正确的是（）。

A.控制器能理解、解释并执行所有指令以及存储结果
B.所有数据运算都在CPU的控制器中完成
C.ALU可存放运算结果
D.输入、输出装置以及外界的辅助存储器称为外部设备
6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。

若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/s
B.8Mbit/s
C.16MB/s
D.8MB/s
7、在链式查询方式下，若有N个设备，则（）。

A.只需一条总线请求线
B.需要N条总线请求线
C.视情况而定，可能一条，也可能N条
D.以上说法都不对
8、下面是段MIPS指令序列：
add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0]
add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3]
Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0]
add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2]
以上：指令序列中，指令之间发生数据相关？（）
A.1和2，2和3
B.1和2，2和4
C.1和3，2和3，2和4，3和4
D.1和2，2和3，2和4，3和4
9、指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且，每个子部件的时间均为At，若采用常规标量单流水线处理器（即处理器的度为1），连续执行12条指令，共需（）。

Α.12Δt B.14Δt C.16Δt D.18Δt
10、在具有中断向量表的计算机中，中断向量地址是（）。

A.子程序入口地址
B.中断服务程序入口地址
C.中断服务程序入口地址的地址
D.例行程序入口地址
11、中断屏蔽字的作用是（）。

A.暂停外设对主存的访问
B.暂停对某些中断源的处理
C.暂停对一切中断的处理
D.暂停CPU对主存的访问
12、串行运算器结构简单，其运算规律是（）。

A.由低位到高位先行进行进位运算
B.由低位到高位先行进行借位运算
C.由低位到高位逐位运算
D.由高位到低位逐位运算
13、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float 和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-
l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。

I.i==（int）（float）i Ⅱ.f==（float）（int）f
IⅡ.f==（float）（double）f Ⅳ.（d+f）-d=f
A.仅I、Ⅱ
B.仅I、Ⅲ
C.仅Ⅱ、Ⅲ
D.仅Ⅲ、Ⅳ
14、某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。

若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store指令中偏移量的取
值范围是（）。

A.-32768~+32767
B.-32767~+32768
C.-65536~+65535
D.-65535~+65536
15、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中
的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，
则变址寻址方式下访问到的操作数是（）。

A.1000H
B.2000H
C.3000H
D.4000H
二、填空题
16、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

17、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。

18、目前的CPU包括________、 ________和cache、
19、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。

20、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中
G=______
21、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。

22、数组多路通道允许________个设备进行________型操作，数据传送单位是________
23、指令格式是指令用_______表示的结构形式，通常格式中由操作码字段和_______字段组成。

24、不同机器有不同的_________RISC指令系统是_________指令系统的改进。

25、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类
三、名词解释题
26、音频合成：
27、并行传输：
28、运算器：
29、汇编语言：
四、简答题
30、什么是指令周期？指令周期是否有一个固定值？为什么？
31、总线的一次信息传送过程大致分哪几个阶段？
32、说明总线结构对计算机系统性能的影响。

33、宽体存储器有什么特点？
五、计算题
34、设有一个1MB容量的存储器，字长为32位，问：
1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？
2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？
3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？
35、一台8位微机的地址总线为l6条，其RAM存储器容量为32KB，首地址为
4000H，且地址是连续的，可用的最高地址是多少？
36、一个Cache-主存系统，采用50MHz的时钟，存储器以每一个时钟周期传输一个字的速率连续传输8个字，以支持块长为8个字的Cache，且每个字长为32位。

假设读操作所花费的时间：1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花费的时间：1个周期接收地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。

求下述几种情况下的存储器的带宽。

1）全部访问为读操作。

2）全部访问为写操作。

3）65%的访问为读操作，35%的访问为写操作。

六、综合题
37、某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式：CPU采用单总线结构，主要部分如下图所示。

图中R0~R3为通用寄存器：T为
暂存器：SR为移位寄存器，可实现直送（mov）、左移一位.（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制：ALU可实现
直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？
2）控制信号ALUop和SRop的位数至少各是多少？
3）控制信号SRout所控制部件的名称或作用是什么？
4）端点①~⑨中，哪些端点须连接到控制部件的输出端？
5）为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。

写出连线的起点和终点，以正确表示数据的流动方向。

6）为什么二路选择器MUX的一个输入端是2？
38、某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。

假定为该机设计了条件转移指令，其格式如图所示。

其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测
位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生
转移；OFFSET是相对偏移量，用补码表示。

转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。

请回答下列问题。

1）该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多
可跳转多少条指令？
2）某条件转移指令的地址为200CH，指令内容如图所示，若该指令执行时CF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。

3）实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？
4）下图是该指令对应的数据通路示意图，要求给出图中部件①~③的名称或功能
说明
39、一个程序员在一台字长为32位的计算机上，写出下面的代码，从计算机计算能力是否充分利用的角度来看，该代码是否高效，如果高效请说明原因，如果还有缺点请指出，并提出解决方法并附上改进后的代码。

（char为8位存储空间，int为32位存储空间）
int compare（char*A，char*B）
if（A==B）
return strlen（A）；
int len，i；
if（strlen（A）>strlen（B））
1en=strlen（A）；
else
1en=strlen（B）；
for（i=0；i<len&&A[i]=B[i]；i++）；return i；
参考答案
一、选择题
1、A
2、D
3、C
4、B
5、D
6、D、
7、A
8、D
9、B
10、C
11、B
12、C
13、B
14、A
15、D
二、填空题
16、cache 浮点存储
17、程序地址
18、控制器运算器
19、程序地址
20、210 230
21、便携式固态盘
22、1（单）传输数据块
23、二进制代码地址码
24、指令系统 CISC
25、系统程序应用程序系统程序
三、名词解释题
26、音频合成：
使计算机能够朗读文本或者演奏出音乐的过程，如将文字信息转化成语音信息，或者将MIDI数据文件转化成音乐信号。

27、并行传输：
每个数据位都需要单独一条传输线，所有的数据位同时进行传输。

（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号）
28、运算器：
计算机中完成运算功能的部件，由ALU和寄存器构成。

29、汇编语言：
采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但是不能被计算机的硬件直接识别。

四、简答题
30、答：指令周期是指取出并执行完一条指令所需的时间。

由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令
的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。

31、答：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回
（或错误报告）。

32、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定
的可能的地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令
（3）吞吐量总线数量越多，吞吐能力越大
33、答：宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。

五、计算题
34、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。

1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。

2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。

3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄
存器为32位，编址范围为00000H~3FFFFH。

归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。

因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。

其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需
要的房间自然就少了。

35、解析：32KB存储空间共占用15条地址线，若32KB的存储地址起始单元为0000H，其范围应为0000H~7FFFH，但现在的首地址为4000H，即首地址后移了，因此最高地址也应该相应后移，故最高地址=4000H+7FFFH=BFFFH。

归纳总结：32KB的存储空间是连续的，由于首地址发生变化，因此术地址也会跟
着发生变化。

36、解析：由于存储系统采用50MHz的时钟，因此每·个时钟周期为1/（50MHz）=20ns。

1）当全部访问为读操作时，一次读操作所花费的时间为
T r=（1+3+8）×20ns=240ns
故存储器的带宽为
B r=8/T r=8/（240×10-9）=33.3×106字/s=133.2MB/s
2）当全部访问为写操作时，一次写操作所花费的时间为
T r =（1+2+8+3）×20ns=280ns
故存储器的带宽为
B w=8/T w=8/（280×10-9）=28.6×106字/s=114.4MB/s
3）读/写操作合在一起的加权时间为
T=240ns×0.65+280ns×0.35=254ns
故存储器的带宽为
B=8/T=8/（254×10-9）=31.5×106字/s=126MB/S
六、综合题
37、解析
1）程序员可见寄存器为通用寄存器（R0~R3）和PC.因为采用了单总线结构，因此.若无暂存器T，则ALU的A、B端口会同时获得两个相同的数据，使数据通路不能正常工作。

2）ALU共有7种操作，故其操作控制信号ALUop至少需要3位；移位寄存器有3种操作，其操作控制信号SRop至少需要2位。

3）信号SRout所控制的部件是一个三态门，用于控制移位器与总线之间数据通路的连接与断开。

4）端口①、②、③、⑤、⑧须连接到控制部件输出端。

5）连线1，⑥→⑨：连线2，①④。

6）因为每条指令的长度为16位，按字节编址，所以每条指令占用2个内存单元，顺序执行时，下条指令地址为（PC）+2.MUX的一个输入端为2，可便于执行（PC）+2操作。

38、解析：l）因为指令字长为16位，且下条指令地址为（PC）+2，故编址单位是字节。

偏移OFFSET为8位补码，范围为-128~127，将-128代入转移目标地址计算公式，可以得到（PC）+254=（PC）+127×2，故该条件转移指令向后（反向）最多可跳转127条指令。

2）指令中C=0，Z=1，N=1，故应根据ZF和NF的值来判断是否转移。

当CF=0，ZF=0，NF=1时，需转移。

已知指令中偏移量为11100011B=E3H，符号扩展后为FFE3H，左移一位（乘2）后为FFC6H，故PC的值（即转移目标地址）为200CH+2+FFC6H=1FD4H。

当CF=1，ZF=0，NF=0时不转移。

PC的值为：200CH+2=200EH。

3）指令中的C、Z和N应分别设置为C=Z=l，N=0（参考常见寻址方式最后的补充知识点）。

4）部件①：指令寄存器（用于存放当前指令）；部件②：移位寄存器（用于左移一位）；部件③：加法器（地址相加）。

39、解析：
本函数最主要的操作就是A[]=B]，但由于A]和B]都是char类型的，故每次用32位的运算器来进行char变量的比较，都是将char变量转换为int类型后进行比较的。

这其实浪费了运算器3/4的运算能力。

所以改进方法就是，一次比较连续的4个char变量，代码如
int compare（char*a，char*B）
if（A==B）
return strlen（A）；
int*a，*b；
char*al，*b1；
a=（int*）A；
b=（int*）B；
while（*a++==*b++）；
a1=（char*）--a；
b1=(char*)--b;
while(*al++==*b1++);
--b1;
return b1-B;
}。