硅NPN平面晶体管工艺参数设计及管芯制造-Read

硅NPN平面晶体管工艺参数设计及管芯制造
作者：第一组田野0442023050
指导老师：袁菁
摘要：对给定放大倍数为50、击穿电压我50-80V的NPN型晶体管的设计，制造。

由于是给定的N型衬底，击穿电压主要由浓度低的一端决定，所以，这里的击穿电压是基本确定了的，不用去再做设计。

这里主要是对放大倍数的设计，放大倍主要由基极和发射极的性质决定，主要是设计基极、发射极的浓度和深度。

制造时，主是控制基区和射区扩散的时间的温度，以使之达到我们所希望的浓度和深度。

关键词：晶体管纵向结构参数设计晶体管版图设计一次氧化一次光刻硼扩散—预沉积硼扩散—再分布二次光刻磷扩散及测试
一、平面工艺历史及在微电子技术发展中的作用
集成电路的发展历史应该追溯到1947年12月晶体管的发明。

1947年12月美国贝尔实验室的巴丁和布拉顿制作出第一只点接触型半导体晶体管，观测到放大现象，在这项发明中肖可莱也起到了重要作用。

1948年1月肖可莱又提出了结型双极晶体管的理论，并于1951年制作出结型晶体管。

他们3人因此在1956年获得诺贝尔物理学奖。

晶体管的发明揭开了半导体器件的神秘面纱引发了一次新的技术革命，使人类社会步入了电子时代。

1958年美国德州仪器公司的基尔比在半导体Ge衬底上形成台面双极晶体管和电阻等元器件，并用超声波焊接的方法将这些元器件通过金丝连接起来，形成一个小型电子电路。

1959年2月基尔比申请了专利，将它名名为集成电路。

1959年7月FSC的诺依斯基于J.Hoerni发明的硅平面双极晶体管的技术，提出用淀积在二氧化硅膜上的导电膜作为元器件之间的连线，解决了集成电路中的互连问题，为利用平面工艺批量制作单片集成电路奠定了基础。

1960年仙童公司利用平面工艺制作出第一个单片集成电路系列，命名为“微逻辑”。

尽管早在1926年Lilienfeld就提出了场效应的概念，1935年Heil发表文章提出MOS结构中形成表面反型沟道的理论，但是由于对Si-SiO2界面控制问题没有解决，在1960年制作出的MOSFET基础上，加上已有了平面工艺的基础，因此很快就出现了MOS集成电路。

1963年Wanlass和Sah提出了把P沟道MOS 晶体管和N沟道MOS晶体管结合起来构成互补MOS集成电路，即CMOS集成电路
随着电子工业的发展，各行各业对集成电路的需求越来越大，同时，工艺技术的发展和设计水平的提高，拓宽了继承电路的应用时常，总的来说，今后模拟继承电路器件将朝着高速、高精度、低电源和低功耗的方向发展。

二、 晶体管结构设计内容
1、给定放大倍数，对基区和发射区的各参数进行设计。

1、所给N 型硅片掺杂浓度N=15
10。

设B 、E 区都为均匀掺杂。

设：
B N =1810，E N =2010，E W =0.5um.
查得，E N =20
10时，PE L =4um.所以，
PE L >E W ，可用浅基区近似。

则0
22020()
()B E E E E pE ieE ieB B p
w p
nB ieB N N w dx D n n w S p dx
D n β--+-=
⎰⎰
可写为：
202nB ieB
E E B pE B ieE
D n N W N D W n β=。

因为：
nB nB
pE pE
D D μμ=，22
ieB ieE n n =exp[()/]gB gE E E KT ∆-∆。

从表一得：
nB pE
D D =770/170=4.35
从图二得:
exp[()/]nB
gB gE pE
D E E KT D =∆-∆=
0.17
由以上数据求得, β=50时,B w =0.5um.
由以上数据得,满足要求的NPN 型晶体管的各数据为: NC=15
10，
B N =1810，E N =2010，E W
=0.5um,
B w =0.5um 。

2、晶体管制作工艺参数设计 衬底制备
给定电阻率为3-6Ω·CM 衬底，所对应的NC=15
10。

基区扩散
扩散杂质为硼。

扩散温度为1000度。

jB X =B w +E
W +射区扩散所用于掩敝的
2SiO 所消耗的硅的厚度。

经计算得，用于掩敝的2SiO 所消耗的硅的厚度为0.2um 左右（详细见下文）。

所以，硼扩深度为1.2um. 当硼扩深度为 1.2um.时，由下式
：
()(0,T Q t C =
求得，硼扩散总量
为：()(0,T Q t t ==1810*jB X ,由下
图三查得：
D=0.085m μ由图四查的硼在硅的表面固容度为20
10，并求得：硼扩时间：B T =1.11小时。

硼的再分布。

由于的硼的再分布是在氧气氛下进行的，所以，硼的再分布时，同时做了磷扩所需的氧化层的二氧化硅的生长。

时间可由生长氧化层所需的时间来控制。

（4）、掩敝层2SiO 的生长。

由于2SiO 最后还是要去除的，所以2SiO 才晶体管的影响不太大，此处全用900度、一个大气压下的湿氧氧化。

由下表五查得，硼扩用时为1.11小时时，所用的2SiO 的厚度为0.065um ，
由表六查得；生长0.065um 的2SiO ，所用时长为0.4小时。

为达到最佳掩敝，应该适当的增加氧化层的厚度，即是增加氧化时间。

所以，将氧化时间，增大到，40分钟。

3、射区扩散。

（1）、NE=E N =2010，jE X
=0.5um.
采用磷扩，1000度下，由前文表四查得，磷在硅中的固容度为21
10，
由图三查得
D=1.13um m μ,
磷扩散总量为()(0,T Q t t =
=21
10*
jE
X .
求得；磷扩时间：E T =1.2小时。

SiO
（2）、磷扩掩敝层2
的生长。

和基区扩散一样，
用湿氧，900度，一个标准
大气压下，查图七得，做
1.2小时磷扩所需要的
SiO厚度为0.135um.
2
由图六查得，生长
0.135um二氧化硅需用0.9小时。

三、工艺参数设计
（1）硼、磷扩散原理
首先假设半导体晶体是各向同性的。

硼、磷是在晶格上取代了硅原子的杂志，称为替位型杂质。

替位型杂质有两种扩散方式：一，空位交换模式；二，填隙扩散机制。

空位交换模式：替位型原子在晶体中移动，必须有足够的能量来克服它所处的势阱，如果相邻晶格的位置是空位，原子间的交换会比周围都是基质原子要容易的多。

这个模式称为空穴交换模式；填隙扩散机制：一个自填隙硅原子取代了杂质原子的位置，并把杂质原子推到一个填隙位置。

杂质原子从该填隙位置迅速移动到另一个晶格位置，该晶格位置上的硅原子被移开并变成一个填隙原子，这个扩散机制称为填隙扩散机制。

硼、磷这两种杂质往往同时靠这两种机制进行扩散。

哪一种扩散机制占主导地位取决于工艺条件。

从原则上讲，要想计算这些杂质的有效扩散率，必须将这两种扩散方式都考虑进去。

四、实验方法
1）主要药品/材料名称及作用。

2）主要设备、仪器名称、型号及作用。

3）实验流程包括清洗、硼、磷扩散、光刻的流程步骤及工艺条件。

五、实验结果
1）硼扩预沉积方块电阻，再分布后的方块电阻。

第一次硼扩预沉积（条件：靠近气流，硼扩时间20分钟，扩散炉显示温度：926。

C，实际温度：960。

C）：
（条件：靠近管口，硼扩时间20分钟，扩散炉显示温度：926。

C，实际温度：960。

C）
第二次硼扩预沉积（条件：硼扩时间20分钟，扩散炉显示温度：936。

C，实际温度：970。

C）：
第一次再分布(条件：氧化炉显示温度1228。

C，实际1151。

C，预计干氧5分钟，湿氧25分钟，干氧10分钟，实际操作情况干氧6分17秒，湿氧24分6秒，干氧8分37秒)：
第一次再分布(条件：氧化炉显示温度1228。

C，实际1151。

C，预计干氧5分钟，湿氧20分钟，干氧15分钟)：
2）V bc击穿电压。

第一组: V bc击穿电压一片为10V~40V,另一片稳定30V
第二组: V bc击穿电压均为80V~100V,击穿曲线较好，但都为软击穿
第三组: V bc击穿电压80V~100V,击穿曲线较好
3）磷扩方块电阻，放大倍数，击穿电压V eb 、V ce 、V cb及特性曲线形状。

磷扩后硅片方块电阻：
放大倍数、击穿电压：
第一组：对晶体管进行测试时，发现全部穿通，无法测得放大倍数；
第二组：由于第一次磷扩时，全部将基区扩通，将扩散时间缩短，同时提高扩散温度，洗净后，对BC结电压进行了测量，发现击穿电压都大于90V，但是放大倍数只有1.5左右，而且击穿主要以软击穿为主；
第三组：这次的磷扩，考虑到上一组的放大倍数太低，时间延长到7分30秒左右，温度不变，洗净后，经测量发现，整块片子很不均匀，有穿通的，有软击穿的，有放大的，也有缩小的。

击穿电压很低，大概5－7.5V。

放大倍数大概为2－5。

六、结论
1）可能影响晶体管放大倍数的原因。

由公式：
1/β=R se/R sb+W2/4L nb2+(S As W/A e O nb+I re/I e)
W=X jc-X je，R sb：磷扩后基区R□，R sb’：没有进行磷扩前基区R□
公式中括号内的部分可以忽略，因而，从公式中可以很明显得知，放大倍数β和磷扩后基区方块电阻R sb、基区少子扩散长度L nb成正比，和发射区方块电阻R se、基区扩散宽度W成反比，这四个参数是主要影响晶体管放大倍数的原因。

2）影响各PN结击穿特性的因素
PN结加反向电压时，空间电荷区变宽，区中电场增强。

反向电压增大到一定程度时，反向电流将突然增大。

如果外电路不能限制电流，则电流会大到将PN结烧毁。

反向电流突然增大时的电压称击穿电压。

基本的击穿机构有两种，即隧道击穿和雪崩击穿。

PN结加反向电压时，空间电荷区中的正负电荷构成一个电容性的器件。

它的电容量随外加电压改变。

PN结的材料、掺杂分布、几何结构和偏置条件的不同，都会引起PN结击穿。

七、参考文献
微电子制造科学原理与技术作者：Stephen A.Campbell 微电子器件原理参考资料作者：Yuan Taur&Tak H.Ning 集成电路原理与设计作者：陈中建/甘学温晶体管原理与设计作者：陈星弼/张庆中
八、具体分工
实验中，并未做详细的明确工作分工，因为考虑每个成员都需要了解双极型晶体管的设计步骤，所以我们每个人都参与每个工艺过程，虽然比其他组耗费了更多时间，但是这也让我们从中学到的知识更扎实。

九、实验讨论
此次实验，我们对基本的工艺流程有了更直观，更详细的了解，原来书本上的理论与实践相结合，使得原有知识得到更好的理解。

我们对本次实验进行了长期讨论，设计，实验过程中也尽力使每一个步骤按照设计中进行，但是最后的实验结却与理想值相差很大，这之中有很多的原因，经过本组的一起讨论，我们得出以下的一些结论：
一、洗片的过程中，由于操作不当，导致了片子掉在了地上，硅片表面产生一定的磨损，也可能因此沾染一些杂质，这会导致一些实验数据的偏差，主要是方块
电阻以及特性曲线，从而和理想值产生差距。

二、在第一次氧化后，对硅片上的方块电阻值进行测量，发线横向上方块电阻很不均匀，靠近气流一端的硅片方块电阻大，靠近管口的相对要小一点。

出现这种情况可能是与放置硅片的缝隙有关，还有就是石英舟的放置位置太靠前了。

三、在第一组再扩散后，测量得出方块电阻相比较理论值偏大，因此在第二组硅片的硼再扩散时，温度提高10度，湿氧时间减少5分钟，提前10分钟通干氧。

方块电阻可以通过调节温度和调节时间来控制，之所以这里选择调节温度而不是时间是因为，温度影响固浓度，固浓度大了杂质就扩散的更深，电阻就小。

减少湿氧时间，增加干氧时间是因为要减少氧化层厚度。

四、在光刻过程中，我们发现有些硅片的基区颜色太浅，这个的主要原因是第次用HF漂洗的时候，时间过长，导致刻蚀的过多，。

五、在再分布完成过后，测量硅片的方块电阻比预淀积后要大，这是很奇怪的问题。

经过与老师的交流和小组讨论，推测可能是预淀积时，硅片和硼源过分靠近，部分硼粘附在硅片上，而在再分布时高温状态下形成了硼硅玻璃，在清洗的时候硼硅玻璃，化学试剂并未对其产生作用，而硼硅玻璃在测量方块电阻时较硅片电阻低，因而产生这个现象。

六、在第一次氧化的时候，从湿氧状态改换到干氧状态时，干氧已经通了几分钟，但石英管管口又出现了水汽，说明了此时又进行了一次湿氧氧化，干湿干的氧化状态变成了干湿干湿干。

究其原因可能是通气管或者是石英管中有通湿氧时留下的残留水滴，在通干氧时又被蒸发出来了。

这种情况也在一定程度上影响了实验的精确程度。