模拟电子逻辑门电路

VP 截止， uO 0 V ，为低电平。
逻辑门电路
二、其他功能的 CMOS 门电路
(一)CMOS 与非门和或非门
1. CMOS 与非门 VDD VPB
VPA Y A VNA VNB
每个输入端对应一 对 NMOS 管和PMOS 管。NMOS 管为驱动管， PMOS 管为负载管。输 入端与它们的栅极相连。
逻辑门电路
一、CMOS 门电路比之 TTL 的主要特点
功耗极低 抗干扰能力强 电源电压范围宽 输出信号摆幅大(UOH VDD，UOL 0 V) 输入阻抗高 扇出系数大
注意：CMOS 电路的扇出系数大是由于其负载门 的输入阻抗很高，所需驱动功率极小，并非 CMOS 电 路的驱动能力比 TTL 强。实际上 CMOS4000 系列驱动 能力远小于 TTL，HCMOS 驱动能力与 TTL 相近。
逻辑门电路
(3) 用卡诺图化简法求 出输出逻辑函数的最 简与或表达式，再变 换为与非表达式。 Y = AB + AC + BC =AB · AC · BC (4) 画逻辑图 A
BC A
00
01
11 1
10
0
1
1
1
1
根据 Y 的与非表达式画逻辑图
B
Y
C
逻辑门电路
小结
CMOS 数字集成电路主要有 CMOS4000 系列和 HCMOS 系列。CMOS4000 系列工作速度低，负 载能力差，但功耗极低、抗干扰能力强，电源电 压范围宽，在工作频率不高的情况下应用很多。 CC74HC 和 CC74HCT 两个系列的工作频率和负 载能力都已 CT74LS 的水平，但功耗、抗干扰能 力和对电源电压变化的适应性等比 CT74LS 更优 越。CMOS 电路在大规模集成电路应用更广泛。
CMOS4000 系列
高速CMOS 系列 (又称 HCMOS 系列)
功耗极低、抗干扰能力强；电 源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。
提高速度措施：减小 MOS 管的极间电容。
逻辑门电路
CC74 系列
民品
按工作温度不同分为
高 速 CMOS 系 列
C = 1，C = 0 时，传输门开通，uO = uI； C = 0，C = 1 时，传输门关闭，信号不能传输。
逻辑门电路
(三)CMOS 传输门
C
PMOS VP uI/uO uO/uI VDD C
uI/uO
TG
uO/uI
VN NMOS
C CMOS传输门电路结构
C 传输门逻辑符号 TG 即 Transmission Gate 的缩写
因此，用或非门实现的与门电路为
Y = AB
将或非门多余输入端与 有用端并联使用构成非门
逻辑门电路
(4) 用或非门实现或门
设法将 Y = A + B 用或非式表示 可用两级电路 2 个或非门实现之
因为 Y = A + B = A + B
因此，用或非门实现的或门电路为
Y= A+ B
逻辑门电路
[例] 有一个火灾报警系统，设有烟感、温感和紫外光 有烟感、温感和紫外光 感三种不同类型的火灾探测器 感三种不同类型的火灾探测器。为了防止误报警，只有 两种或三种探测器发出探测信号时，报警系统才 当其中两种或三种探测器发出探测信号时，报警系统才 产生报警信号，试用与非门设计产生报警信号的电路。 产生报警信号 与非门设计 解：(1) 分析设计要求，建立真值表 报警电路的输入信号为烟感、温感 和紫外光感三种探测器的输出信号，设 用 A、B、C 表示，且规定有火灾探测信 号时用 1 表示，否则用 0 表示。 报警电路的输出用 Y 表示，且规 定需报警时Y 为 1 ，否则 Y 为 0。 由此可列出真值表如右图所示 (2) 根据真值表画函数卡诺图 输 入 输出 A B C Y 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
B
与非门结构特点： 驱动管相串联， 负载管相并联。
逻辑门电路
CMOS 与非门工作原理 VDD 导通 截止
◆
截止 VPB
VPA 10
当输入均为 高电平时： 驱动管均导通， 负载管均截止， 输出为低电平。
Y
1 A 0 1
VNA 截止 导通
VNB 导通
B
当输入中有 低电平时： 低电平输入端 相对应的驱动管截 止，负载管导通， 输出为高电平。
逻辑门电路
二、集成逻辑门电路的选用
若要求功耗低、抗干扰能力强，则应选用 CMOS 电路。其中 CMOS4000 系列一般用于 根据电路工作要求和市场因素等综合决定 工作频率 1 MHz 以下、驱动能力要求不高的 场合；HCMOS 常用于工作频率 20 MHz 以下、 要求较强驱动能力的场合。
若对功耗和抗干扰能力要求一般，可选用 TTL 电路。目前多用 74LS 系列，它的功 耗较小，工作频率一般可用至 20 MHz； 如工作频率较高，可选用 CT74ALS 系列， 其工作频率一般可至 50 MHz。
按电源电压不同分为
CC54HC / 74HC 系列
CC54 系列
军品
VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V
CC54HC T/ 74HCT 系列
逻辑门电路
(二)CMOS 集成逻辑门使用要点
1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 2. 闲置输入端的处理
◎
uGSP VDD VDD 0 V U GS(th) P
++ VV DD DD 可见该电路构成 CMOS 非门，又称 CMOS 反相器。 SS RR ONP D 导通电阻 RON << 截止电阻 ROFF D OFFP 无论输入高低， V 、 V 中总有一管截止，使静态漏 uu N P OO D 极电流 iD 0 。因此 CMOS 反相器静态功耗极微小。 R D OFFN R SS ONN
漏极开路的CMOS与非门电路
与 OC 门相似，常用作驱动器、电平转换器和实现线与等。
逻辑门电路
(三)CMOS 传输门
C PMOS VP uI/uO VN NMOS C CMOS传输门电路结构 uO/uI
VDD
工作原理
由一对参数对称一致的增 管的漏极和源极结构对称， 当 MOS C = VDD ，uI = 0 ~ VDD 时，VN、 强型 NMOS 管和CMOS PMOS传输门的 管并联 可互换使用，因此 VP 中至少有一管导通，输出与输入 构成。 输出端和输入端也可互换。 之间呈现低电阻，相当于开关闭合。 uO = uI，称传输门开通。 当 C = 0V，uI = 0 ~ VDD 时，VN、 C、C 为互补 VP 均截止，输出与输入之间呈现高 控制信号 电阻，相当于开关断开。 uI 不能传输到输出端，称传输门 关闭。
逻辑门电路
数字电子技术 第六讲
逻辑门电路
第3章
逻辑门电路
CMOS 集成逻辑门
集成逻辑门的应用
小结
逻辑门电路
3.4
CMOS 集成逻辑门
主要要求：
是由增强型 PMOS 管和增强型 NMOS 管组成 掌握 CMOS 反相器的电路、工作原理 的互补对称 MOS 门电路。比之 TTL，其突出优点 为：微功耗、抗干扰能力强。
逻辑门电路
[例] 试分别采用与非门和或非门实现与门和或门。 解：(1) 用与非门实现与门 因为 Y = AB = AB
设法将 Y = AB 用与非式表示
可用两级电路 2 个与非门实现之
因此，用与非门实现的与门电路为
Y = AB
将与非门多余输入端与有用端并联使用构成非门
逻辑门电路
(2) 用与非门实现或门
逻辑门电路
三、集成逻辑门电路应用举例
[例] 试改正下图电路的错误，使其正常工作。
CMOS 门
悬空 悬空
TTL 门
≥
OD 门
&
EN
(a) 解： CMOS 门
(b) TTL 门
(c) VDD OD 门
(d)
VDD
Ya = AB Yb = A + B
Yc = A
A EN = 1 时 Y d= B EN = 0 时
增强型 NMOS 管开启电压
增强型 PMOS 管开启电压
逻辑门电路
(二)工作原理
u u GSP GSP S + +G = 0V VDD A UIH IL = uI D D VDD VP 衬底 B 导通 截止
输入为低电平 UIL 输入为低电平， UIL == 0V 0V 时， 时， uGSN = 0V < UGS(th)N ， VN 截止，uGSP GSP
不允许悬空。
可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。
逻辑门电路
3.5 集成逻辑门电路的应用
主要要求：
了解 TTL 和 CMOS 电路的主要差异。 了解集成门电路的选用和应用。
设法将 Y = A + B 用与非式表示
可用两级电路 3 个与非门实现
B 因为 Y = A + B = A + B = A · 因此，用与非门实现的或门电路为
实现 A Y= A+ B 实现 B
逻辑门电路
(3) 用或非门实现与门 设法将 Y = AB 用或非式表示
因为 Y = AB = A · B = A+ B 可用两级电路 3 个或非门实现之。
VP1
A Z Y=A VN1
Y
EN
1 0
0 1
截止 导通 VN2
EN
低电平使能的 CMOS 三态输出门
逻辑门电路
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
由于CMOS电路 UTH VDD / 2，噪声容限 功耗极低、抗干扰能力强； UNL UNH VDD / 2，因 电源电压范围宽 VDD = 3 ~ 15 V； 此抗干扰能力很强。电 工作频率低，fmax = 5 MHz； 源电压越高，抗干扰能 驱动能力差。 力越强。
和主要外特性。
了解 CMOS 与非门、或非门、开路门、 三态门和传输门的电路和逻辑功能。 了解 CMOS 数字集成电路的应用要点。
逻辑门电路
一、CMOS 反相器
(一)电路基本结构
uGSP S +G iD
VDD
增强型 增强型 PMOS 管 PMOS 管 转移特性 (负载管 )
B UGS(th)P O NMOS 管的衬底接 uGS iD U V u 构成互补 PMOS P GSP GS(th) 电路最低电位， P 时 D , 增强型 PMOS 管导通 Y A 对称结构 uGSP U GS(th) 管的衬底接最高电位， 增强型 NMOS 管 时 , 增强型 PMOS 管截止 P uO uI D V 从而保证衬底与漏源间 转移特性 N 的U PN = 结始终反偏。 . O G U B 0 V ， U = V u GS(th)N 增强型IL NMOS 管 IH DD GS + uGSN S uGSN > UGS(th)N 时，增强型 (驱动管) NMOS 管导通 uGSN < UGS(th)N 时，增强型 NMOS 管截止 要求VDD > UGS(th)N +｜UGS(th)P｜且 UGS(th)N =｜UGS(th)P｜
3用或非门实现与门设法将yab用或非式表示因此用或非门实现的与门电路为因为yababab将或非门多余输入端与有用端并联使用构成非门yab逻辑门电路可用两级电路2个或非门实现之4用或非门实现或门设法将yab路为yab逻辑门电路例有一个火灾报警系统设有烟感温感和紫外光感三种不同类型的火灾探测器
传输门是一个理想的双向开关， 可传输模拟信号，也可传输数字信号。
逻辑门电路
(四)CMOS 三态输出门
VDD 1 0 VP2 截止 导通
工作原理 在反相器基础上串接 EN = 0 时，VP2 和 VN2 了 PMOS 管 VP2 和 NMOS 导通，呈现低电阻，不影 管 CMOS VN2，它们的栅极分别 响 反相器工作。 受 EN Y =和 A EN 控制。 EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高 阻态。 因此构成使能端低 电平有效的三态门。
◎
uGP uSP 0 V VDD U GS(th) GS(th) P
+G + u u GSN S GSN --
VN 衬底 B 导通 截止
Y uO
VDD , 为高电平。 VP 导通， uO O V DD 为高电平。 输入为高电平 UIH = VDD 时， uGSN = VDD > UGS(th)N , VN 导通，
◆
因此 Y = AB
逻辑门电路
2. CMOS 或非门 VDD A
VPA
B
VPB Y VNA
或非门结构特点： 驱动管相并联， 负载管相串联。
VNB
逻辑门电路
(二)漏极开路的 CMOS 门
VDD1 需外接上 拉电阻 RD
简称 OD 门
构成与门
Y = AB
Y uO
uI A B
构成输 出端开 路的非 门