触发器

边沿触发器可以有效地解决这个问题。

边沿触发器可以分为上升沿触发器（时钟脉冲的上升沿触发）和下降沿触发器（时钟脉冲的下降沿触发）两类。

１. 上升沿触发的D 触发器
图１０.６所示为上升沿触发的D 触发器的逻
辑符号。

图１０.６（ａ）中，Q 和Q 是输出端；Ｃ是
时钟脉冲输入端，符号“∧”表示触发器是边沿触 发器；Ｄ是信号输入端；D S 、D R 是直接置１端和
直接置０端。

其作用和使用方法与可控ＲＳ触发
器一样。

图１０.６（ｂ）所示也是Ｄ触发器的符号，它有
多个信号输入端（图中只画出两个），Ｄ的状态由
几个输入信号的状态相与来决定，即Ｄ= 12D D 。

表１０.３为Ｄ触发器的逻辑功能表。

表中，1n Q +是时钟脉冲消失后触发器的状态。

由表 可见，1n Q +取决于输入信号Ｄ的状态。

表１０.７所示为上升沿触发的D 触发器的工作波形。

Ｑ的初始状态为１，在时钟脉冲没到 之前，令D S =１，在D R 端加负脉冲使触发器复位。

图中，触发器状态的翻转都发生在时钟脉冲的上升沿时刻。

要判断时钟脉冲作用之后触发器的状态，只需注意ＣＰ上升沿前一瞬间输入 端Ｄ的状态即可，与其他时刻的Ｄ状态无关。

例如，在第２个时钟脉冲作用期间的干扰信号 （虚线所示脉冲）及第３个时钟脉冲上升沿之前的干扰信号，都不影响触发器的状态。

图１０.８（ａ）中的D 触发器将Ｄ端与Q 端连接起来，即Ｄ＝Q 。

这样，Ｄ的状态总是与Ｑ的状态相反，所以对应每个时钟脉冲的触发沿，触发器的状态都要翻转，可见此时Ｄ触发器具有计数功能。

来一个ＣＰ脉冲，触发器翻转一次，翻转的次数等于脉冲的个数，可以用来构成计数器。

时序图如图１０.８（ｂ）所示。

２. 下降沿触发器的ＪＫ触发器
图１０.９所示为下降沿触发器的ＪＫ触发器的逻辑符号。

图１０.９中，Ｑ和Q 是输出端。

ＣＰ是时钟脉冲输入端，符号“∧”处的小圆圈表示触发器在时钟脉冲的下降沿触发（若没有小圆圈，则表示触发器在时钟脉冲的上升沿触发）。

Ｊ和Ｋ是信号输入端。

D S 和D R 是直接置１端和直接置０端，其作用和使用方法与上升沿触发的Ｄ触发器一样。

图１０.９（ｂ）所示也是ＪＫ触发器的符号，Ｊ和Ｋ各有多个信号输入端（图中只画出两个），Ｊ或Ｋ的状态取决于几个输入信号的与，即Ｊ＝12J J ，Ｋ＝12K K 。

表１０.４为ＪＫ触发器的逻辑功能表。

表中，1n Q +是时钟脉冲消失后触发器的状态。

由表可知ＪＫ触发器的逻辑功能如下：
① 当Ｊ＝Ｋ＝０时，时钟脉冲消失后触发器保持原状态不变。

② 当Ｊ与Ｋ不同时，时钟脉冲消失后触发器的状态取决于Ｊ的状态。

③ 当Ｊ＝Ｋ＝１时，每来一个时钟脉冲，触发器的状态就翻转一次，此时ＪＫ触发器具有 计数功能。

请读者注意ＪＫ触发器的这种用法。

图１０.１０所示为ＪＫ触发器的工作波形。

图中，Ｑ的初始状态是１，时钟脉冲没到之前令D S ＝１，在D R 端加负脉冲使触发器复位。

由图可见，触发器状态的翻转发生在时钟脉冲的下降沿时刻。

要判断时钟脉冲作用之后触发器的状态，只需注意下降沿前一瞬间输入信号Ｊ和Ｋ的状态，而与其他时刻的Ｊ和Ｋ状态无关。

根据触发器的内部电路结构，ＪＫ触发器也可做成上升沿触发器。

当不同的触发器连在一起使用时，要注意各触发器的触发方式（是上升沿还是下降沿触发），以及是否为边沿触发器等。

另外，还要注意各触发器时钟脉冲的来源。

在图１０.１１（ａ）中，三个触发器都是边沿触发器，0F 和2F 上升沿触发，1F 是下降沿触发。

0F 和2F 公用同一个时钟信号，因此当0F 和2F 都发生状态翻转时，几乎是同步动作的；1F 的时钟信号来源于相邻低位的输出0Q ，所以0F 和1F 不可能在同一时刻发生状态翻转，也称0F 和1F 状态的翻转为异步动作。