准循环LDPC码的编译码技术研究与FPGA实现

准循环LDPC码的编译码技术研究与FPGA实现低密度奇偶校验码(Low-Density Parity-Check Codes),凭借着逼近Shannon极限的优异纠错性能,得到了信道编码学术界的广泛关注,并应用到了多范围领域中。

低密度奇偶校验码是一种特殊的线性分组码,它的特殊性表现在校验矩阵具有的稀疏性,而这一特点正是它能呈现较好性能的根本原因。

自LDPC码被重新认识以来,怎样构造实用型的好码,发展高效率且实用的LDPC码编译码技术,逐渐成为了学者研究LDPC码理论的一个热点。

QC-LDPC码使硬件实现变得较为容易,因此对准循环LDPC码的研究具有重要的理论价值和现实意义。

论文介绍了LDPC码的基本理论知识和QC-LDPC码的特性,对已有LDPC码的随机构造法和结构化构造方法进行了分析研究。

在实例构造中采用了准循环构造法,对其中参数的选择和限定做了详尽的阐述,并对索引矩阵不同参数组合构造出的检验矩阵的性能做了Matlab仿真,选出了最优的参数组合。

然后介绍三种译码方法包括BP算法,对数域的Log-BP算法和最小和算法,并在这三种方法下对构造出的准循环LDPC码进行了Matlab仿真,做出了对比分析,在FPGA实现中选用了便于硬件实现的最小和算法。

最后在FPGA实现中,设计了适合上述构造的QC-LDPC码的编码方法,设计实现了串行译码器,并对整个系统进行了Model Sim仿真,完成了FPGA实现,对译码结果进行了分析,达到了预期的目标。