基于FPGA的视频图像采集系统的设计
基于FPGA的视频信号采集系统的硬件设计
２ 系统 功 能
本系统所要完成的工作， 是在 Ｆ Ｇ Ｐ Ａ的逻辑控制下， 对从 Ｃ Ｄ摄像头输人 的兼容视频模拟信号进行模 Ｃ 数转换并采集有效信号， 将有效数字视频信号放人缓冲区中进行缓冲， 等待后端视频处理部分 的数据请求， 从而将数据传输给后续部分进行下一步的处理． 由于后续部分需处理的数据比较多， 运算 比较复杂， 工作压 力很 大， 因此本系统需要分担一部分后续数据处理的工作， 以缓解其压力． 方法是采集有效的数字视频数据
蚓像 提取 图 ２ 系 统 框 图
视频前端芯片 Ｓ Ａ １１ Ｃ Ｄ摄像头输出的标准模拟视频信号进行采样量化， Ａ ７ 对 Ｃ １ 输出的数 字信号经 ＦＧ Ｐ Ａ进行提 取等 处理后 存入 Ｓ Ａ 中供后 续视 频处 理 （ 视频 信号 压缩 、 ＲＭ 如 编码 等 ） 使用 ｂ． １ ３２ 视 频 的模 ／ ． 数转 换 视频信号的 Ａ Ｄ转换有两种实现方法： ／ 一种是 由软件实现， 另一种是采用专用 图像 Ａ Ｄ转换芯片实 ／ 现． 本设计 中视 频 Ａ Ｄ转换 电路选用 的是专 用视 频 Ａ Ｄ采 集芯 片 Ｓ Ａ １１ ／ ／ Ａ ７ ． Ｉ
ｓ Ａ ｌ１ Ａ ７ １ 芯片是由荷兰 Ｐ ｉ ｓ ｈ ｉ 公司生产的视频前端处理器， ｌ ｐ 其内部集成了强大的图像色度和亮度处理 功能， 能完成从标准模拟视频信号到数字视频信号的转换， 并且将非常复杂的视频 Ａ Ｄ转换 电路集成到了 ／ 块芯片内， 使得外 围电路大大简化． 同时该器件可通过 Ｐ Ｃ总线很方便地与其他芯片如 Ｆ Ｇ 、 Ｓ 等芯片 Ｐ ＡＤＰ
图 ｌ 当前典型图形采集卡硬件框图
本设计所提 出的基于 Ｆ Ｇ Ｐ Ａ的视频信号采集系统设计方案正是基于图 １ 建立的， 其优势在于使用 了 ＦＧ Ｐ Ａ作为 视频 采集 卡 的核 心控 制处 理 部分 ， 以充分 利用 Ｆ Ｇ 可 Ｐ Ａ所具 有 的可 编程 、 控制 逻辑 实 现方式 灵 活 的特 点 ， 设计 出的视频采 集 系统 具有 很强 的通 用性 、 活性 和 实用性 【． 使 灵 ２ 】
基于FPGA的视频的采集、处理和显示
基于FPGA的视频的采集、处理和显示
1.利用FPGA开发板及其外部电路是实现PAL制式到VGA制式的转换。
系统框图如图1所示。
图1
2.摄像头采用的是CCD 摄像头以其感光性好、灵敏度高、信噪比高、抗干扰能力强等优点成为本文采集模块的首选，其输出格式为PAL（Phase Alteration Line 逐行倒相）制式的复合模拟信号。
标准的PAL视频信号图像输出频率为50Hz，即每秒视频显示50帧。
显示一行数据所需的时间为64μs。
图2给出采用的CCD摄像头模块。
图2
3、视频解码芯片，即AD转换。
ADV7180是一种多用途的单芯片多格式视频解码器。
电路
图如图3所示。
图3
4. 视频采集模块电路板如图4所示。
图4
5. 系统采用VGA显示器作为视频图像的输出媒介，其显示数据为RGB三色的模拟视频数据，而FPGA处理完成的视频图像数据为数字信号，视频数模转换芯片，采用AD公司的ADV7123作为视频数模转换芯片。
ADV7123是一款单芯片、三通道、低功耗高速数模转换器,内置三个高速、10位、带互补输出的视频数模转换器、一个标准TTL输入接口以及一个高阻抗、模拟输出电流源。
如图5所示。
图5
6.结果图如图6所示。
图6 既是采用本文的系统实现的7．作品整体结构图。
基于FPGA的多路图像采集系统的软件设计
ｕｅ ｏ ｒ ＡＡ７ １ Ｈ ｖｄ ｏｄ ｃ ｄ ｒ ｎ ｗｏＦ ＧＡ ｏａｈｅ ｅ ｔｅａ ｑ ｉｉｏ ｓｓｆｕ Ｓ １ ３ ｉｅ ｅ ｏ ｅｓａ ｄ ｔ Ｐ ｔ ｃ ｉｖ ｈ ｃ ｕｓｔ ｎ，ｓｏａ ｅ ｎ ｉｐａ ｆｔ ｈ ｎ ｅ ｍａ ｅ ｉ ｔｒｇ ，ａ ｄ ｄｓｌｙ ｏ ｗｏｃ ａ ｎ ｌｉ ｇ ，
ｆｌ ｓｒｅ ．Ｉ ｆｒ ｅ ｅ ｌ ｅ ｈ ａｃ ｄ ｏ ｆ ｕ ａｉｎ ｏ ｗｏ Ｆ ＧＡ，ａ ｄ ｔｅ Ｆ ｍｎｂ ｓ ｃ ｎ ｇ ｒｔ ｎ， ｔｅ Ｉ Ｕ６ ６ ｕｌ ｃｅｎ ｔ ｕｔ ｒｒａｉ ｓ ｔｅ ｃ ｓａ ｅ ｃ ｎ ｇ ｒｔ ｆｔ Ｐ — ｈ ｚ ｉ ｏ ｎ ｈ Ｃ ｏ ｉｕ ｏ ｆ ｕ ａｉ ｉ ｏ ｈ Ｔ ５
（ 安 工 业 大 学 计 算机 科 学 与 工程 学 院 ， 西 西 安 ７ ０ ３ ） 西 陕 １０ ２
摘 要 ：分 析 了 现 有 的 视 频 采 集 方 案 的 研 究现 状 。 对如 何 采 用 Ｃ Ｄ 摄 像 头采 集 多通 道 、 Ｃ 高分 辨 率 、 高质 量 的 图像 以及
基 于 Ｆ Ｇ 的 嵌 入 式 图 像 采 集 系统 的 实 现 方 法做 了研 究 。 与传 统 图像 采 集 系统 相 比 ． 系统 主要 利 用 四 片视 频 解码 ＰＡ 该
关键 词 ： Ａ ７ ｌ Ｈ；Ｆ Ｇ Ｉ Ｕ ６ ；图像 采 集 Ｓ Ａ ｌ３ Ｐ Ａ； Ｔ ５ ５
，
文 章 编 号 ：１７ — ２ ６ ２ １ ）３ １４ ０ ６ ４ ６ ３ （０ 号 ：Ｉ ９９ ， １ ’ Ｐ
文献标识码 ： Ａ
Ｔｈｅ ｓ ｆｗａ ｅ ｄｅ ｉ ｎ ｏ ｕ ｔ－ ｈａ ｎｅ ｍ ａ ｅ ａ ｑ ｓｔｏ ｓ ｓ ｅ ｂ ｓ ｄ ｏ ＦＰＧＡ ｏ ｔ ｒ ｓｇ ｆｍ ｌｉｃ ｎ ｌｉ ｇ ｃ ｕｉｉｉ ｎ ｙ ｔ ｍ ａ ｅ ｎ
基于FPGA和USB3.0的高速视频图像采集处理系统设计
摘要随着机器视觉的广泛应用，以及工业4.0和“中国制造2025”的提出，在数字图像的采集、传输、处理等领域也提出了越来越高的要求。
传统的基于ISA接口、PCI接口、串行和并行等接口的图像采集卡已经不能满足人们对于高分辨率、实时性的图像采集的需求了。
一种基于FPGA和USB3.0高速接口，进行实时高速图像采集传输的研究越来越成为国内外在高速图像采集研究领域的一个新的热点。
针对高速传输和实时传输这两点要求，通过采用FPGA作为核心控制芯片与USB3.0高速接口协调工作的架构，实现高帧率、高分辨率、实时性的高速图像的采集和传输，并由上位机进行可视化操作和数据的保存。
整体系统采用先硬件后软件的设计方式进行设计，并对系统各模块进行了测试和仿真验证。
通过在FPGA 内部实现滤波和边缘检测等图像预处理操作，验证了FPGA独特的并行数据处理方式在信号及图像处理方面的巨大优势。
在系统硬件设计部分，采用OV5640传感器作为采集前端，选用Altera的Cyclone IV E系列FPGA作为系统控制芯片，由DDR2存储芯片进行数据缓存，采用Cypress公司的USB3.0集成型USB3.0芯片作为数据高速接口，完成了各模块的电路设计和采集卡PCB实物制作。
系统软件设计，主要分为FPGA逻辑程序部分、USB3.0固件程序部分和上位机应用软件部分。
通过在FPGA上搭建“软核”的方式，由Qsys系统完成OV5640的配置和初始化工作。
由GPIF II接口完成FPGA和FX3之间的数据通路。
通过编写状态机完成Slave FIFO的时序控制，在Eclipse中完成USB3.0固件程序的设计和开发。
上位机采用VS2013软件通过MFC方式设计，从而完成整体图像采集数据通路，并在上位机中显示和保存。
整体设计实现预期要求，各模块功能正常，USB3.0传输速度稳定在320MB/s，通过上位机保存至PC机硬盘的图像分辨率大小为1920*1080，与传感器寄存器设置一致，采集卡图像采集帧率为30fps，滤波及边缘检测预处理符合要求，采集系统具有实际应用价值和研究意义。
基于FPGA的图像采集模块设计
口可兼 容 ＋５Ｖ， 常 工 作 时 功 耗 为 ０ ４ Ｗ ， 闲 时 功 耗 为 正 ． 空 ｏ ０ 。 钟 丢失 、 源 电 压 降 低 都 会 引起 芯 片 的 自动 复 ． ７Ｗ 时 电 位， 因此 要 保 证 供 电系 统 的 稳 定 可靠 性 。
足 够 的 ＩＥ以及 ＲＡＭ 单 元 ， 在 其 内 部 实 现 像 预 处 理 为
行 同步信号 ， 只有 在行 场 同步 信号 同时有效 时 ， 且 才是 有
且 用 ＤＳ Ｐ的 ＩＣ总 线 来 配 置 其 内部 的 各 个 寄存 器 。这 里 把 Ｓ ＡＡ７ １ Ｈ 相 应 的 信 号 Ｒ １ ＲＴＳ １３ ＴＳ 、 ０分 别 配 置 成 场 、
＊ 基 金 项 目： 东省 自然 科 学 基 金 （ ｏ ６２ ６９ 。 广 Ｎ ． ０ ９ ６ ）
提 供 了保 障 ， 且 具 有 足 够 的 Ｉ（ 引 脚 使 其 方 便 与 其 他 设 并 ／）
备 相 接 。本 文 将 详 细 描 述 Ｆ ＧＡ如 何 对 Ｓ Ｐ ＡＡ７ １ Ｈ 解 码 １３ 后 的 图 像 数 据 信 号 及 一 些 控 制 信 号 进 行 采 集 ， 得 到 一 幅 并 完 整 的 图像 供后 续 系 统 进 行 处 理 。也 就 是 说 ， 何 编 写 出 如 Ｆ ＧＡ程 序 来 控 制 各 个 信 号 ， 而 采 集 图 像 。 最 后 ， Ｐ 从 在 Ｑｕ ｒｕ ＩＭｏ ｅＳｍ 等 软 件 上 验 证 了 系 统 中一 些 重 要 的 ａｔ ｓＩ、 ｄ ｌ ｉ 信 号 ， 到 了较 为满 意 的效 果 。 达
出 ８位 “ ’ ＶＰ 总线 ， 标 准 的 Ｉ 为 ＴＵ６ ６ ＹＵＶ ５、 ４：２： ２格 式 。 Ｓ ＡＡ７ １ Ｈ 的模 拟 与 数 字 部 分 均采 用 ＋３ ３Ｖ， 字 Ｉｏ接 １３ ． 数 ／
一种基于FPGA的红外视频采集系统设计
ｆ ｎ ｔ ｎ ｌ ｄ ｌ ｎ ｌ ｄ ｎ ｈ ｉ ｕ ｃｉ ａ ｍｏ ｕ ｅ ｉ ｃｕ ｉ ｇ ｔ ｅ ｍａｎ ＨＤＬ ｃ ｄ ， ｉ ｎ ｌ ｐ １ｗａ ｅ ｏ ｍ ｎ ａ ｔ ｓＩｔ ｐ ｓ ｈ ｍａ ｉ ，ａ ｄ ｄ ｓ ｎ ｈ ＣＢ ｂ ａ ｄ ｆ ｒｔ ｓ ｏ ｏ ｅ ｓ ａｔ Ｉ ｇ ａ ｖ ｆ ｒ ａ ｄ Ｑｕ ｒ ｕ Ｉ ｏ ｃ ｅ ｔ ｃ ｎ ｅ ｉ ｓｔ ｅ Ｐ ｏ ｒ ｏ ｅ — ｇ
线 来 对 ＡＤＶ７ ８ Ｂ 芯 片 进 行 配 置 。 配 置 成 功 后 ， １１
址 和 配 置 参 数值 如 表 １所 列 。
表 １ Ｎ Ｓ Ｔ Ｃ制 式 视 频 图像 寄 存 器 地 址 和 配 置 参数 值 （ 六进 制 ） 十
寄存 器 参 数值 寄 存 器 参 数 值 寄 存 器 参 数 值 寄 存 器 参 数 值
码 、ｉ ａ ａ Ｉ 波 形 以及 Ｑ ａｔｓＩ 层 原 理 ， 制 作 电路 板 进 行 调 试 ， 终 的 红 外 图像 通 过 ＶＧ 实 时 显 示 。结 果 表 明 Ｓ ｎ ｌ ｐＩ ｇ ｔ ｕ ｒ Ｉ顶 ｕ 并 最 Ａ
该 系统 能 充 分 利 用 Ｆ ＧＡ 技 术 的优 势 ， 有 扩 展 性 好 、 制 灵 活 、 Ｐ 具 控 开发 周 期 短 等 特 点 。 关 键 词 ：Ｆ ＧＡ； 外 视 频 ； Ｐ 红 ＶＧＡ 显 示
（ ． Ｗ ｕ ａ ｕ ｚ ｏ ｇ Ｎｕ ｒｃ ｌＣ ｎ ｒ ｌ ． １ ｈ ｎ Ｈ ａ ｈ ｎ ｍｅ ｉａ ｏ ｔ ｏ Ｃｏ ，Ｌｔ ． ｄ ，Ｗ ｕ ａ ３ ２ ３，Ｃｈｎ ； ．Ｗ ｕ ｎ Ｆｉ ｅ ｈ ｍｅ Ｎｅ ｗｏ ｋ ． ｈ ｎ４０ ２ ｉａ ２ Ｈａ ｂ ｒ ｏ ｔ ｒ ｓＣｏ ，Ｌ ｄ ） ｔ ．
基于FPGA的图像处理系统设计与实现
基于FPGA的图像处理系统设计与实现图像处理是计算机视觉领域中的重要技术之一，可以对图像进行增强、滤波、分割、识别等操作，广泛应用于医学图像处理、工业检测、安防监控等领域。
而FPGA（Field Programmable Gate Array）可编程门阵列，则是一种自由可编程的数字电路，具有并行处理能力和灵活性。
本文将介绍基于FPGA的图像处理系统的设计与实现。
一、系统设计流程1. 系统需求分析：首先需要明确图像处理系统的具体需求，例如实时性、处理的图像类型、处理的算法等。
根据需求，选择合适的FPGA芯片和外设。
2. 图像采集与预处理：使用图像传感器或摄像头采集图像数据，然后对图像进行预处理，如去噪、增强、颜色空间转换等，从而提高后续处理的准确性和效果。
3. 图像处理算法设计与优化：根据具体的图像处理需求，选择适合的图像处理算法，并对算法进行优化，以提高处理速度和效率。
常用的图像处理算法包括滤波、边缘检测、图像分割等。
4. FPGA硬件设计：基于选定的FPGA芯片，设计硬件电路，包括图像存储、图像处理模块、通信接口等。
通过使用硬件描述语言（如Verilog、VHDL）进行功能模块设计，并进行仿真和验证。
5. 系统集成与编程：将设计好的硬件电路与软件进行集成，包括FPGA程序编写、软件驱动开发、系统调试等。
确保系统的稳定运行和功能实现。
6. 系统测试与优化：对整个系统进行完整的测试和验证，包括功能性测试、性能测试、稳定性测试等。
根据测试结果，对系统进行优化，提高系统的性能和可靠性。
二、关键技术及挑战1. FPGA芯片选择：不同的FPGA芯片具有不同的资源和性能特点，需要根据系统需求选择合适的芯片。
一方面需要考虑芯片的处理能力和资源利用率，以满足图像处理算法的实时性和效果。
另一方面，还需要考虑芯片的功耗和成本，以便在实际应用中具有可行性。
2. 图像处理算法优化：在FPGA上实现图像处理算法需要考虑到算法的计算复杂度和存储开销。
基于FPGA的视频图像采集与显示系统设计
ＹＡＮＧ Ｑｉ ｎ。ＺＨＯＵ Ｙｕ ｎ － ｆ ｅ ｉ ＋，ＨＵ Ｙｏ ｎ ｇ － ｂ ｉ ｎ ｇ
（ Ｓ ｃ ｈ ｏ ｏ ｌ ｏ ｆ Ｍｅ ｃ ｈ ａ ｎ ｉ ｃ ａ ｌ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｅｎ ｇ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｇ，Ｈ ｕ ａ ｚ ｈ ｏ ｎ ｇ Ｕｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ｏ ｆ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｔｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ，Ｗ ｕ ｈ ａ ｎ ４ ３ ０ ０ ７ ４ ，Ｃ ｈ ｉ ｎ ａ ）
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ：Ａｓ ＣＣ Ｄ ｃ ａ ｍｅ ｒ ａ ａ ｎ ａ ｌ ｏ ｇ ｓ ｉ ｇ ｎ ａ ｌ ｄ ａ ｔ ａ ｉ ｓ ｅ ｎ ｏ ｒ ｍｏ ｕ ｓ ａ ｎ ｄ Ｆ ＰＧＡ’ Ｓ ｐ ａ ｒ ａ ｌ ｌ ｅ ｌ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ ｃ ａ ｐ ａ ｂ ｉ ｌ ｉ ｔ ｙ ｉ ｓ ｐ ｏ ｗｅ ｒ ｆ ｕ ｌ ，Ａ ｐ ｒ ｏ ｊ ｅ ｃ ｔ ｉ ｓ
２ ０ １ ３年 ６月
计算机 工程 与设计
Ｃ ＯＭＰＵＴＥ Ｒ Ｅ ＮＧＩ ＮＥ ＥＲＩ ＮＧ ＡＮＤ ＤＥＳ Ｉ ＧＮ
Ｊ ｕ ｎ － ２ ０ １ ３
Ｖ０ １ ． ３ ４ ＮＯ ． ６
第３ ４卷
第 ６期
基于FPGA技术的视频信息采集系统的设计与实现的开题报告
基于FPGA技术的视频信息采集系统的设计与实现的开题报告一、选题背景随着科技的不断发展，数字信号的处理已经成为当今社会的一个重要方向。
视频信息是其中不可或缺的一部分，它被广泛应用于监控、视频会议、互联网直播等领域。
而基于FPGA（Field Programmable Gate Array）技术的视频信息采集系统是一个非常有前景和实用价值的研究方向。
FPGA具有硬件可重构和并行处理等优点，能够高效处理大规模的数据，因此被广泛应用于视频采集和处理领域。
二、选题目的本项目旨在设计和实现一个基于FPGA技术的视频信息采集系统，能够高效地采集、传输和处理视频信号，并提供简单易用的界面。
具体实现目标如下：1. 设计一个视频信号采集板卡，能够快速采集高清视频信号，并通过高速接口传输到FPGA。
2. 设计一个视频信号处理模块，能够对采集到的视频信号进行色彩空间转换、图像增强等操作。
3. 利用高速存储器实现视频数据的暂存和传输，并设计一套简单易用的界面，在界面上实现视频的播放和保存等操作。
三、研究内容本项目主要涉及以下内容：1. FPGA基础知识：了解FPGA的基本原理、编程语言和开发软件。
2. 视频信号采集：设计和实现一个视频信号采集板卡，能够快速采集高清视频信号，并通过高速接口传输到FPGA。
3. 视频信号处理：设计一个视频信号处理模块，能够对采集到的视频信号进行色彩空间转换、图像增强等操作。
4. 高速存储器设计：利用高速存储器实现视频数据的暂存和传输。
5. 界面设计：设计一套简单易用的界面，在界面上实现视频的播放和保存等操作。
四、研究方法本项目采用以下研究方法：1. 文献查阅法：通过查阅相关的专业书籍、学术论文和网络资料，掌握FPGA技术的基本原理和应用。
2. 实验研究法：通过设计和实现一个视频信息采集系统，验证所学理论知识的正确性和实用性。
3. 数据分析法：通过对实验结果的数据分析，总结经验和发现问题，进一步完善和优化系统的性能。
基于FPGA的视频采集及转换系统设计
Ａｂ ｔ ａ ｔ Ｂ ｓｄ ｏ ｉｉ ｌ ｍａ ｅｐ ｏ ｅ ｓｎ ｅ ｈ ｏｏ ｙ ａ ｄ Ｆ ＧＡ （ ｉｌ ｒ ｇ ａ ｓ ｒ ｃ ａ ｅ ｎ ｄ ｇｔ ｇ ｒ ｃ ｓ ｉ ｇ ｔ ｃ ｎ ｌｇ ｎ Ｐ ａｉ ｆ ｄ ｐ ｏ ｒｍｍａ ｌ ｇ ｔ ｒ ａ ）ｔｃ ｎ ｌｇ ｏ ｉ ｅ ｔ ｅ ｂ ｅ ａｅ ａ ｒ ｙ ｅ ｈ ｏｏ ｙ ｃ ｍｂｎ ｄ ｗｉ ｈ ｔ ｅ ｎ ｅ ｓｏ ｉｈ ｓ ｅ ｄ ｖ ｄ ｏ ｉ ｔｒａ ｅ ｓａ ｄ ｒ ｏ ｎ ｃ ｒ ｍｅ ｐ ｏ ｒｓ ｉｅ ｓ ａ ｒ ｍｅ ｔａ ｓ ｅ ｍ ｇ ｅ ｓ ｒ １ １ Ｍ ｈｅ ｏ ｔ ｔ ｈ ｅ ｄ ｆ ｇ － ｐ ｅ ｉ ｅ ｎ ｅｆ ｃ ｔ ｎ ａ ｄ ｆｒ ｍｏ ｏ ｈ ｏ ｒ ｇ ｅ ｓ ｃ ｎ ｆａ ｒ ｎ ｆｒ ｉ ｈ ｖ ａ ｅｓｎ ｏ ０ ０ ｔ ｕ ｐｕ
一
Ｃｌｓ ｍｂ ｒ ＴＮ９ ７ ７ ａ ｓ Ｎｕ ｅ ５ ． ３；ＴＮ９ ｌ ７ ：ＴＮ９ １ ３ １＿３ ４ ．
１ 引 言
在数字技 术 飞速 发 展 的今 天 ， 数字 视 频 处 理技
Ｅ ２ ７ Ｐ Ｃ ０为 核 心 Ｆ ＧＡ 处 理 器 ， Ｓ ０ Ｒ２ ７ Ｐ Ｄ ９ Ｃ ８ Ａ、
雷达、 遥测遥感 等行业 相关应用 中有着 巨大前景 。
输 出 。设 计并 实 现前端 Ｃ Ｓ视 频 的采 集 ，Ｔ Ｒ ＶＢ Ｉ Ｕ— Ｂ ６ ６ 字信 号 的实 时存 储 ， Ｔ． ５ 数 色彩 空 间转换 ， 隔 去 行解 码 ， 视频 放 大 ， 像增 强 ＿ 并 处 理转 换 为 后 续 图 ３ ］ 数字 信号 处理 器 可 以处 理 的 的信号 。
Ｄ ｇ Ｉ ４ Ａ、 Ｓ ０ ４ Ａ 为输 出总线接 口驱 动 ｓ ０ ８ Ｄ ９ Ｉ Ｖ０ Ｖ０ ７ 芯 片的 视 频 转 换 系 统 ， Ｖ７ ９ ＡＤ ３ ３实 现 视 频 ＶＧ Ａ
基于FPGA的视频编码系统设计与实现
基于FPGA的视频编码系统设计与实现基于FPGA的视频编码系统设计与实现摘要：随着数字视频的快速发展，视频编码成为了计算机视觉领域的重要研究方向。
本文主要介绍了基于FPGA的视频编码系统的设计与实现过程。
首先，简要回顾了视频编码的基本原理和常用算法。
然后，详细讨论了FPGA作为硬件加速平台的优势，并介绍了FPGA平台上常用的视频编码算法。
接着，详细描述了视频编码系统的硬件架构设计，包括编码器和解码器的模块划分以及模块之间的通信和数据传输。
最后，进行了实验验证并进行了性能分析，结果表明，基于FPGA的视频编码系统在实时性和编码效率方面均具有较好的性能。
关键词：FPGA、视频编码、编码器、解码器、硬件架构1. 引言随着互联网技术的飞速发展和宽带网络的普及，视频数据的传输和处理需求日益增加。
视频编码作为一种将原始视频信号转换为压缩格式的技术，已经成为了现代多媒体应用中不可或缺的环节。
在视频编码中，编码器将原始视频转换为压缩的码流，而解码器将压缩的码流解码为可视的视频图像。
目前，H.264、H.265等压缩标准已经成为了主流视频编码标准。
2. 视频编码原理和算法视频编码的核心思想是利用视频序列中的时空冗余性进行压缩。
在时域上，视频序列中的相邻帧之间存在大量的冗余信息，可以通过运动估计和运动补偿来减少冗余。
在空域上，同一帧中相邻像素之间也存在冗余，可以通过空间预测编码来提高压缩效率。
常用的视频编码算法主要包括运动估计、变换编码和熵编码等。
3. FPGA在视频编码中的应用优势FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有高度灵活性和可编程性。
与传统的视频编码器相比，基于FPGA的视频编码系统具有以下优势：（1）硬件加速平台：FPGA可以提供并行计算和硬件加速的能力，能够显著提高视频编码的处理速度和性能；（2）可嵌入性：FPGA可以嵌入到视频采集设备、摄像头等设备中，具有较小的体积和功耗；（3）可定制性：FPGA可以根据不同的视频编码需求进行定制开发，提供更灵活的编码方案。
基于FPGA的视频采集输出系统的实现的开题报告
基于FPGA的视频采集输出系统的实现的开题报告1. 项目背景和意义随着数字视频技术的发展和普及，视频采集、处理和输出系统已成为各种应用场景中的重要环节，比如视频监控系统、直播平台、游戏录制等。
FPGA作为可重构硬件的代表，具有高度的灵活性和可定制性，因此在视频领域得到了广泛的应用。
本项目旨在基于FPGA开发一个视频采集输出系统，实现实时高清视频的采集、处理和输出，为各种应用场景提供高效、灵活的解决方案。
2. 项目内容和技术路线本项目的主要内容包括视频采集模块、视频处理模块、视频输出模块等。
其中，视频采集模块使用FPGA硬件来读取外部视频信号，并将其转换为数字信号，以方便后续处理。
视频处理模块则包括图像增强、边缘检测、滤波等基本功能，以及特定应用领域的定制功能，比如目标检测、场景识别等。
视频输出模块则负责将处理后的视频信号输出到显示设备上，包括HDMI、VGA、DVI等接口。
技术路线如下：（1）使用FPGA实现视频采集模块，借助VGA或HDMI接口来读取外部视频信号。
（2）基于视频采集模块开发视频处理模块，包括图像处理功能、定制应用功能等。
（3）设计视频输出模块，支持多种输出接口，能够自动选择最优接口。
（4）利用DSP等硬件加速技术，提高视频处理和输出的效率和质量。
（5）通过调试和性能优化，实现较为稳定和高效的视频采集输出系统。
3. 预期成果和应用前景本项目的预期成果包括以下几个方面：（1）基于FPGA的视频采集模块，支持不同分辨率、帧率的视频信号读取。
（2）完整的视频处理模块，包括基本功能和定制应用功能。
（3）支持多种输出接口的视频输出模块，能够自动选择最优输出方式。
（4）经过性能优化和调试的完整视频采集输出系统，具有较高的效率和稳定性。
本项目的应用前景广阔，可以应用于各种视频采集、处理和输出场景，比如：（1）视频监控系统：通过FPGA实现高效的视频采集和处理，能够实现实时的视频监控功能。
（2）直播平台：通过FPGA实现高清视频采集和输出，提高直播质量和用户体验。
采用FPGA实现视频和图像处理设计
Ａｌ ｒ 公 司 Ｂｉｎ Ｊ ｅｔ ｔａ ｅ ｒ ．Ｊ ｎｚ ａ
视频和图像处理发展趋势
到 了 大 量 应 用 。Ｈ ．６ 将 可 能 取 代 广 播 ２４
另 一快 速发 展的 领域 是视 频智 能 。
以视 频和 图像处 理为核心 的ＨＤＴ 电视 应用 中的 ＭＰ Ｇ２ Ｖ Ｅ ，以及视 频监控 相机 已经具 有摇摄 、俯仰 、变 焦、全景 和 数字 影 院 等 创新 技 术 的进 展 非 常 迅 系统 的ＭＰ Ｇ ａｔ ２ Ｅ ４ Ｐ ｒ 和用于视 频会议 等 拍摄功能 ，这些功 能逐步 由系统 智能 速 ，其推 动力量在 于 图像采集 和显示 分 的 Ｈ．６ 。在应 用这些新 压缩方 案的同 实现 而不需 要人为干 预 。移 动探测技 术 ２３ 辨 率 、高级 压缩方法 以及视频 智能的跨 时 ， ２ ４ Ｎ Ｐ Ｇ ２ ０ 标 准仍然 在不 能够 更高效 的利用硬 盘存储 ，它只捕 获 Ｈ．６ ￣ Ｅ ０ ０ Ｊ 越 式发展 。 在过去 几年 中 ，分辨率 的发展最 为
表 １不 同终端设备的 分辨率
３ Ｄ医疗 成像压缩 多分量 变换 。附件 １ ６ ０
随 着分辨率 和压缩 比的提 高 ，不但
将包括 Ｊ Ｉ 议 ，远 程浏 览使 用 Ｊ Ｅ 要提 高性能 ，还需要非 常灵活 的体 系结 Ｐ Ｐ协 Ｐ Ｇ ２ ０ 压缩 的医疗 影像 。 ００
终端设备
的例子 包括缩放 、去 隔行 、滤波和 颜色 断攀 升 ，使得这 些解决 方案只有 在大批 基 础 ，产 品从 推 出以 来 已 经发 售 了多
空 间转 换等 。
量 消费类 应用 中才 具有 较好 的 经济性 。 年 。而且 ，Ｆ ＧＡ设计很 容易从一 个工 Ｐ
视频图像实时采集和显示系统的FPGA设计
视频 图像实时采集和显示系统 的Ｆ Ｇ Ｐ Ａ设计
Ｔｈｅ ＦＰＧＡ ｄｅｓ ｇｎ ｏ ｅａｌｔｍ ｅ ｄｅｏ ｍ ａｇｅ ｔ ｉ ｆｒ －ｉ ｖｉ ｉ ｓ ｄａ ａ ａｃｑｕｉ ｉｉ ｓ ｔ ｏｎ ａｎｄ ｄｉ ｓｐｌ ｙ ｙｓ ｅｍ ａ ｓ ｔ
集 成 电路 ，采 用硬 连 线逻 辑实 现数 据 处理 和 运算 ， 具 有 集成 度高 、速 度 快 、性能 稳 定 、开发 周 期短 、
便 于 改进升 级 等一 系 列优 点 ，还 能实 现视 频 采集 、
图像 显 示 的外 围逻 辑 控 制 ，在 视 频 采 集 和 图像 处
理 方 面 具 有 独 特 优 势 。使 用 Ｆ ＧＡ 实现 该 类任 务 Ｐ
ｌ
正 、闪 烁 避免 、连 续 调 整 滤 光 尺 寸 、平 滑 的 数 字
变 焦 、快速 自动 曝 光模 式 和 不工 作 时缺 陷修 正 等 ，
可 以通过 两线 串行接 口对其 进 行配置 。
然 后叙 述 了各 功 能模 块 和 接 口 电路 的设 计 方 法 和 过程 ，重 点 介 绍 了 Ｆ ＧＡ应 用 系支 持 Ｓ １８ ＨＸ１ ２ Ｖ） ＸＧＡ格 式 输 出 ； 嵌 入 的 可 编程 图像 处 理 器 提 供 的功 能 包括 色 彩 恢 复 和 修 补 、 自动 曝 光 、 白 平 衡 、镜 头 阴 影 修 正 、 增 加 清 晰 度 、可 编 程 灰 度 修 正 、黑 暗 电平 失 调 修
０ 引 言
视 频信 息采集 为视频 图像处理 、传 输 、显示等 提供提 供原始 的数 字图像数 据 ，视 频采 集系统 的性 能是影 响视频 图像 系统性 能 的关 键 因素之一 ｆ １ 】 。随 着人 们 对 视 频 图 像 质量 的要 求 越 来 越 高 ，对 视 频 采 集 系统 的性 能 要 求 也 将 越 来 越 高 口。 目前 视 频 ］ 采 集 系统 常 用 的 处 理 器 包括 通 用 处 理 器 、Ｄ Ｐ和 Ｓ
基于FPGA的视频图像采集系统
嵌 入 式技 术 墨
基于 Ｆ Ｇ Ｐ Ａ的视频 图像采集系统
黄颠 挺 ，王 少 荣
（ 中科技 大 学 电力安 全与高效 湖 北省 重 点实验 室 ， 湖北 武 汉 ４ ０ ７ 华 ３ ０ ４） ［ 摘要］ 介 绍 了一种基于 Ｆ Ｇ Ｐ Ａ和 Ａ Ｍ视 频采集 系统进行设计的新 方法。 该 系统 采用摄像 头芯片 Ｌ ６ ７ Ｒ Ｍ９ ２ 、低 端 Ｆ ＧＡ器件和 Ａ Ｍ嵌入 式系统实现 了高速连续的视频 采集 。 系统具有设计结构 清晰 、使 用灵活和性 Ｐ Ｒ
图 １ 系统整体框图
Ａｔｒ 公司的 Ｑｕ ｒ ｓ ．。Ｆ Ｇ ｌ ａ ｅ ａｔ ５０ Ｐ Ａ的逻辑设计主要分为 ｕ
１采样系统的硬件设计
Ｕ的数 一存 空一 Ｍ９ ２ 三部分：Ｌ ６ ７的数据采集，数据 的存储，ＣＰ 删储问 蝴
据传输接 口控 制。
为保证系统通用性，将 系统 硬件 电路分为 ３个模
如下：
ｐ ｌ ＜： ｐ ｋ ａ ｄ ｈ ｙ ｃ ａ ｓ ｎ ｐｃｋ ｃｌ ｎ ｓ ｎ ｎｄ ｖ ｙ ｃ；
将Ｓ Ａ Ｒ Ｍ的存储区域映射到 Ａ Ｍ芯片的存储空间， Ｒ 则 Ｃ Ｕ读取图像数据就如读取普通 内存 的数据一样没 Ｐ
有区别， 可以使用 Ｃ Ｕ的Ｄ Ａ功能， Ｐ Ｍ 实现Ｓ Ａ Ｒ Ｍ到Ｃ Ｕ Ｐ 外接的Ｓ Ｒ Ｍ的快速数据搬移 。此种方法需要将 Ｃ Ｕ ＤＡ Ｐ 的地 址 数据 总 线 和 ＳＲＡＭ 的地 址 数据 总 线接 入 到 Ｆ Ｇ ， 由Ｆ Ｇ Ｐ Ａ Ｐ Ａ完成总线切换，原理如 图 ２ 所示。 使用 Ｃ Ｔ Ｃ Ｖ Ｅ Ｈ的 Ｓ Ｃ ４ ０开发板【 ３ ４Ｂ ，建立 了 Ｃ Ｕ Ｐ 工作的最小系统，包括 电源电路，时钟电路，系统复位
基于FPGA的视频图像处理系统的研究与设计
１ 引 言
ＦＧ Ｐ Ａ具 有结 构 灵 活 、 用性 强 、 于 维 护 和 通 便
（ Ｌ ） １ ２个 ＩＯ管 脚 。 Ｄ Ｌ ，８ ／
芯片 驱 动 单 元 采 用 Ｆ Ｇ Ｐ Ａ专 用 Ｘ １ Ｖ １的 Ｃ８ Ｏ Ｐ Ａ ， 系统更稳 定 ， 大 。 Ｒ Ｍ 使 更强 视频 处理 单元采 用 Ａ Ｉ 司的 Ａ Ｖ １９ 具 Ｄ公 Ｄ ７７ ，
关键词： Ｐ Ａ； Ｆ Ｇ 视频 处理 ； 号发 生 ； 频编码 芯 片 ；ＩＯ 信 视 ＦＦ
中 图分 类号 ：Ｎ ４ Ｔ ９５
文献标识 码 ：Ａ
Ｒｅ ｅ ｒ ｈ ａ ｄ Ｄｅ ｉｎ ｏ ｄ ｏ Ｉ ｇ ｒ ｃ ｓｉｇ ｓ ａ ｃ ｎ ｓｇ ｆＶｉ ｅ ｍａ ｅＰ ｏ ｅ ｓｎ
８ ４计 数 时输 出一 个 ｔ ｍ信 号 ， 其 作 为垂 直 行 ６ ｅ ｒ 将 计数器 的 使 能 信 号 ， 垂 直 行 计 数 器 开 始 计 数 。 使 图 ２为 同步时序部 分波形 图 。
Ｉ ． 一行消隐一． １ ．
Ｖ ｙ ￣ Ｉ ．． Ｊ ｓ ｎ ． ．＿＿ ．． ．． ．
识情 况如 下 ： １ ）场 同 步 开 槽 脉 冲 期 间 ：Ａ ＝ Ｖ Ｃ， ＝ Ｃ Ｂ
ＧＮＤ；
３ 原 理 设计
图 １ 系统 框 图。 为
２ 前后 均衡 脉冲期 间 ： ＝Ｖ Ｃ， Ｖ Ｃ； ） Ａ Ｃ Ｂ： Ｃ
视频
显 示 时序
竺一
３ 行 同步期 间 ： ） Ａ＝Ｇ Ｄ， Ｎ Ｂ＝Ｖ Ｃ； Ｃ
图 １ 系统 框 图
号， 设置 输 入 不 同 组 合 可 以 产 生 不 同 的 同 步 信 号 ， 而 清 晰 地 看 出不 同 的 同 步 信 号 对 电 视 图 从 像 的影 响 。
基于FPGA的数字图像采集存储系统的设计
文 章 编 号 ：０ ２ ８ ９ ２ ０） ６ ０ ３ — ３ １ ０ — ６ ２（０１ ０ — ０ ２ ０
基于 Ｆ ＧＡ的数字 图像采集 Ｐ 存储 系统的设计 串
刘 攀 ， 红亮 ， 王 孟令 军
・ 设・ 实 计 用
（ 中北 大 学 仪 器科 学 与 动 态测 试教 育部 重 点 实验 室 ； 电子 测 试技 术 国 家重 点 实验 室 ， 西 太原 ０ ０ ５１ 山 ３０ ）
Ｅ ｅ ｔ ｎ ａ ｕｅ ｎ ｅ ｈ ｏｏ ｙ ａ ｕ ｎ ０ ０ ５ ，Ｃ ｉａ ｌｃｒ ｉ Ｍｅ ｒｍｅ ｔ Ｔ ｃ ｎ ｌ ，Ｔ ｉ ａ ３ ０ １ ｈ ｎ ） ｏｃ ｓ ｇ ｙ
【 ｂｔａ ｔ ａｄ ａｅｉ ｐｅ ｅｔｔ ｎｂ ｓｄ ｏ Ｐ Ａ ｉ ｐｏｏｅ ｏ ｒ ｌ ｅｔｅｃｎ ｇ ｒｔｎ ｏ ＭＯ ｍ ｇ ｅｓｒ ｃｕｓｉ Ａ ｓ ｃ 】Ａ ｈｒｗ ｒ ｍ ｌｍ ｎａｏ ａｅ ｎ Ｆ Ｇ ｓ ｒｐ ｓｄ ｔ ｅ ｉ ｈ ｏｆ ｕａ ｏ ｆＣ Ｓ ｉ ａｅｓｎｏ，ａｑ ｉｔ ｎ ｒ ｉ ａｚ ｉ ｉ ｉｏ
【 摘 要 】本 系统 主 要 利 用 Ｆ Ｇ 实 现 了对 Ｃ Ｓ图像 传 感 器 的 配 置 及 图像 采 集 ， 采 集 到 的 数 字 图像 实 时存 储 到 Ｆａｈ存 储 器 ＰＡ ＭＯ 将 ｌ ｓ
基于FPGA的视频采集系统设计
Ａｂ ｓｔ ｒ ａ ｃ ｔ Ｔｈｅ ｐ ａ ｐ ｅ ｒ ａ ｉ ｍｓ ｔ ｏ ｓ ｔ ｕ ｄ ｙ ｔ ｈ ｅ ｒ ｅ ａ ｌ ｉ ｚ ａ ｔ ｉ ｏ ｎ ｏ ｆ ＦＰＧＡ－ ｂａ ｓ ｅ ｄ ｖ ｉ ｄ ｅ ｏ ｃ ａ ｐｔ ｕｒ ｅ ｓ ｙ ｓ ｔ ｅ ｍ． Ｉ ｔ ｕ ｓ ｅ ｓ Ｖｅ ｒ ｉ ｌ ｏ ｇ ｈ ａ ｒ ｄｗａ ｒ ｅ ｄ ｅ ｓ ｃ ｒ ｉ ｐｔ ｉ ｏ ｎ １ ａ ｎ ｇ ｕ ａ ｇ ｅ ｔ ｏ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｖ ｅ ｒ ｉ ｆ ｙ ｔ ｈ ｅ ｍｏ ｄ ｕ ｌ ｅ ｓ ｏ ｆ ｔ ｈ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ，ｉ ｎ ｃ ｌ ｕ ｄ ｉ ｎ ｇ Ｉ Ｃ ｂ ｕ ｓ ｓ ｙ ｓ ｔ ｅ ｍ ｃ ｏ ｎ ｆ ｉ ｇ ｕ ｒ ａ ｔ ｉ ｏ ｎ ｍｏ ｄ ｕ ｌ ｅ ，Ｉ ＴＵ
ａ ｌ — ｔ ｉ ｍｅ ｄ ｉ ｓ ｐｌ ａ ｙ ａ ｓ ｗｅ ｌ １ ． Ｔｈ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ａ ｌ ｓ ｏ ｐｒ ｏ ｖ ｉ ｄｅ ｓ ａ ｍｏｒ ｅ ｆ ｌ ｅ ｘ ｉ ｂ ｌ ｅ ａ ｎ ｄ ｅ ｆ ｆ ｉ ｃ ｉ ｅ ｎ ｔ ｐ ｏ ｓ ｓ ｉ ｂ ｉ ｌ ｉ ｔ ｙ ｆ ｏ ｒ ｖ ｉ ｄ ｅ ｏ ｃ ｏ ｌ ｌ ｅ ｃ ｔ ｉ ｏ ｎ ｂ ａ ｓ ｅ ｄ ｏ ｎ ＦＰＧＡ． Ｔｈ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ｈ ａ ｓ ｔ ｈ ｅ ａ ｄ ｖ ａ ｎ ｔ ａ ｇ ｅ ｓ ｏ ｆ ｓ ｍａ ｌ ｌ ｓ ｉ ｚ ｅ，ｈ ｉ ｇ ｈ ｅ ｆ ｆ ｉ ｃ ｉ ｅ ｎ ｃ ｙ，ｌ ｏ ｗ ｃ Ｏ Ｓ ｔ ，ａ ｎ ｄ ｃ ａ ｎ ｂ ｅ ｗｉ ｄ ｅ ｌ ｙ ｕｓ ｅ ｄ ｉ ｎ ｖ ｉ ｄ ｅ ｏ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ ｓ ｙｓ ｔ ｅ ｍｓ ，ｓ ｅ ｃ ｕ ｒ ｉ ｔ ｙ ｍｏ ｎ ｉ ｔ ｏ ｒ ｉ ｎ ｇ ｓ ｙ ｓ ｔ ｅ ｍｓ ａ ｎ ｄ
基于FPGA的图像采集系统设计与实现
基于FPGA的图像采集系统设计与实现1、引言视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。
图像采集系统在当今工业、军事、医学各个领域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视电话、工业控制、图像模式识别、医疗器械等各个领域都有着广泛的应用[1]。
本文介绍了一种基于 FPGA的图像采集系统，用户可以根据需要对FPGA 内部的逻辑模块和I/O模块重新配置,以实现系统的重构[1][2]；而且采用这种设计方案 ,便于及时地发现设计中的错误,能够有效地缩短研发时间，提高工作效率。
2、系统的总体框架和工作原理整个系统主要分为四个模块：视频解码模块、视频编码模块、存储器模块和FPGA核心控制模块，系统总体框架如图1所示。
其中FPGA实现的主要功能有：视频编解码器件的初始化，视频图像的采集存储以及将采集的图像数据通过视频编码芯片送到监视器上显示。
系统的工作原理为：系统上电后，FPGA通过FLASH中的程序对完成视频解码和编码芯片的初始化配置；在接到视频AD转换的中断信号后，FPGA将转换的数字图像数据传送到SRAM保存；一帧图像转换结束后FPGA再将SRAM中的数字图像传递给视频编码芯片以便在监视器上显示，同时开始控制下一帧图像的采集。
3、硬件电路设计3.1 AD和DA转换模块本系统采用的视频编解码芯片是ADV7181和ADV7177，下面分别介绍AD 和DA转换器件的硬件电路设计。
3.1.1 AD转换模块ADV7181系统是AD公司推出的一款视频解码芯片[3]，它具有如下特点：I2C总线接口，6通道模拟视频输入，支持NTSC、PAL、SECAM视频制式，支持多种模拟输入格式和多种数字输出格式。
本系统中选用其中的通道1作为PAL制CVBS视频输入，数据输出可根据需要采用8位或16位的格式输出。
ADV7181与FPGA的接口电路如图2所示。
系统上电后通过FPGA的I2C模块完成对ADV7181的初始化配置，其中ADC_SCLK、ADC_SDATA分别为I2C总线的时钟线和数据线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0引言视频图像采集系统是多媒体信息处理、视频监控等系统的前端子系统，是实际视频处理系统中必须考虑的部分。
随着图像的数字化处理在军事、科研、工业、农业和医疗等领域得到广泛应用，许多用于图像采集和处理的芯片也相继推出，处理功能越来越强大，使用也越来越方便[1-2]。
数字视频日益成为一种广泛应用的媒体，视频技术的产品开发也颇具前景，而嵌入式视频采集系统的实现方法正是其中的关键技术[3]。
对于嵌入式视频采集系统，选择不同的视频编解码器或处理器，其系统构成和实现方法也有所不同。
目前国内利用CCD 摄像头采集视频图像一般采用CCD 摄像头+视频解码芯片(如ADV7181B )+FPGA/CPLD/EPLD+DSP 的模式实现[4-6]，其中视频信号解码芯片用来对信号进行AD 转换，FPGA/CPLD/EPLD 用于对视频采样进行控制，DSP 对采集的数据进行处理。
本文设计了一种利用Altera 公司的FPGA CycloneII EP2C35和AD 公司的视频解码芯片ADV7181B 的嵌入式视频采集系统。
CycloneII EP2C35用于对视频采样进行控制，ADV7181B 用于对输入视频信号进行AD 转换。
1视频采集系统基本构成图1为视频图像采集的系统框图，主要分为以下几部分：I 2C 总线配置、ITU656解码、帧存储器(SDRAM )设计和VGA 显示模块。
I 2C 总线配置模块根据系统的需求配置芯片的内部寄存器，使芯片能够正确的将摄像头采集到的模拟视频信号转换为数字图像并对数字图像进行处理(如摄像头的PAL 或者NTSC 制式就是通过I 2C 总线来配置)。
VGA 显示模块是将SDRAM 中的视频数据通过VGA 显示器显示出来。
收稿日期：2007-09-02E-mail ：zhcf45@作者简介：祝长锋(1984－)，男，江西波阳人，硕士研究生，研究方向为嵌入式计算及系统；肖铁军(1963－)，男，教授，研究方向为嵌入式计算及系统。
基于FPGA 的视频图像采集系统的设计祝长锋，肖铁军(江苏大学计算机科学与通信工程学院，江苏镇江212013)摘要：分析了各种视频采集方案的研究现状。
对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌入式视频图像采集系统的实现方法进行了研究。
采用了以摄像头+解码芯片模式为采集方案，针对视频解码芯片ADV7181B ，实现了I 2C 总线配置、ITU656解码、VGA 显示模块的设计。
设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA (EP2C35)上实现。
结果显示本设计具有速度高、成本低、易于集成等优点。
关键词：CCD 摄像头;现场可编程门阵列;视频解码芯片;视频采集;实时处理中图法分类号：TP274+.2文献标识码：A文章编号：1000-7024(2008)17-4404-04Design of video capture system based on FPGAZHU Chang-feng,XIAO Tie-jun(School of Computer Science and Telecommunications Engineering,Jiangsu University,Zhenjiang 212013,China )Abstract ：The research of the method of kinds of video capture is analyzed.The method that how to capture high resolution and high quality image and how to implement embedded video capture system based on FPGA is researched.The project of video capture is adopted by the mode of camera and decoding chip.The decode of ITU656and the display of VGA modules is implemented on the video-decoding chip ADV7181B.This video capture control is achieved on the EP2C35in Cyclone II series of Altera International Ltd.The result shows that the system is highlighted for its high processing speed,low cost and easy integration.Key words ：CCD camera;FPGA;ADV7181B;video capture;real-time processing2008年9月计算机工程与设计Sept.2008第29卷第17期Vol.29No.17Computer Engineering and Design图1系统基本结构SCLKSDATAI视频解码芯片ADV7181B 为AD 公司的一款可编程芯片，支持多种格式的模拟视频信号输入，包括各种制式的CVBS 信号、S-Video 和YPrPb 分量，可以自动检测NTSC 、PAL 、SEC-AM 及其兼容的各种标准模拟基带电视信号，包括PAL-B/G/H/I/D 、PAL-M/N 、PAL-combination N 、NTSC-M 、NTSC-J 、SEC-AM 50Hz/60Hz 、NTSC4.43和PAL60等。
ADV7181的数字输出为16位或8位的与CCIR656标准兼容的YCrCb 4:2:2视频数据，还包括垂直同步VS 、水平同步HS 及场同步等信号。
2I 2C 总线配置为了对总线上的设备进行控制，必须制定一个特定的协议(I 2C 总线协议)。
首先，I 2C 控制器建立一个数据传输的开始条件：SCLK 保持为高，SDATA 从高到低转变。
外围设备监控SDATA 和SCLK ，等待开始条件和正确的传输地址。
开始条件到达以后，紧接着送出一个8位的设备地址，所有的外围设备响应开始条件并转换下一个8位寄存器地址(7位地址和1位读写信号)。
外围设备认出传送地址后作出响应，在第9个时钟脉冲把数据线变为低电平；其它所有的设备都退出总线，使总线处于空闲状态，开始将8位的数据写入寄存器或者从寄存器读出，R/W 读写位决定了数据的方向。
当SCLK 为高，SDATA 从低到高转变时，表示一次传输完成，等待下一次传输开始。
图2为I 2C 传输的时序。
I 2C 总线用来配置ADV7181B 解码芯片，写入各寄存器的值，使芯片能够完成特定的功能。
各寄存器值通过I 2C 控制器写入，由于I 2C 只用来写寄存器，因此编写的I 2C 控制器只需要实现写数据的功能即可，并不需要写一个完整的I 2C 控制器。
I 2C 控制器每次传输24位数据，前8位是从设备地址SLA VE_ADDR ，接下来8位是从设备的寄存器地址SUB_ADDR ，最后8位是数据，I 2C 控制器使用33个I 2C 时钟周期完成1次24位数据传输。
第1个时钟周期初始化控制器，第2、3周期启动传输，第4-30个周期传输数据(其中包含24位数据和3个ACK )，最后3个周期用以停止传输。
控制器中使用了一个6位计数器SD_COUNTER 对传输周期计数。
配置数据存储在查找表LUT_DATA 中，LUT_DATA 数据为16位，包括了ADV7181B 的寄存器地址和寄存器数据，共对40个寄存器的内容作配置，配置时逐个写入寄存器的值，寄存器索引代码为LUT_INDEX 。
每个寄存器的配置分为3步，用图3所示的状态机来实现，mSetup_ST 表示当前进行到了哪一步，第一步准备数据，将8位的从设备地址与LUT_DATA 合并为24位数据mI2C_DATA ，并将mI2C_GO 置1，启动I 2C 传输，第5步检测传输结束信号，如果检测到传输结束(mI2C_END=1)，但ACK 信号不正常，返回第1步，重新发送数据，如果检测到传输结束且ACK 信号正常，则进入第3步，将寄存器索引LUT_INDEX 加1，准备下一个数据的传输。
3ITU656解码摄像头采集到的视频数据经解码芯片进行AD 转换后得到8位的4:2:2视频数据流。
ITU656解码模块根据ITU656标准将4:2:2的数据流解码成ITU656标准视频流。
ITU656并行接口除了传输4:2:2的YCbCr 视频流外，还有行、场同步所用的控制信号。
PAL 制式的图像一帧有625行，每秒扫描25帧；NTSC 制式为一帧525行，每秒扫描30帧。
每行数据由1728字节的数据块组成。
其中，PAL 制式23~311行是偶数场视频数据，312~552行是奇数场视频数据，其余为垂直控制信号。
NTSC 制式20~264行是偶数场视频数据，283~525行是奇数场视频数据，其余为垂直控制信号。
图4为ITU656每行的数据结构。
每行数据包含水平控制信号和YCbCr 视频数据信号。
视频数据字是以27兆字/秒的速率传送的，其顺序是：Cb ，Y ，Cr ，Y ，Cb ，Y ，Cr ，…其中，Cb ，Y ，Cr 这3个字指的是同址的亮度和色差信号取样，后面的Y 字对应于下一个亮度取样。
每行开始的288字节为行控制信号，开始的4字节为EAV 信号(有效视频结束)，紧接着280个固定填充数据，最后是4字节的SAV 信号(有效视频起始)。
SA V 和EA V 信号有3字节的前导：FF 、FF 、00；最后1字节XY 表示该行位于整个数据帧的位置及如何区分SAV 、EAV 。
在每个时钟的上升沿读取从解码芯片传来的8位数据。
当检测到一行数据的开始标志FF 0000XY 时，检测到SAV 信号或EA V 信号，提取H 、F 、V 信号。
然后发出开始命令，同时开启行列计数器，开始对接下来的图像数据进行解码，根据每个8位数据自身带的信息，判断该数据为Y ，Cr 还是Cb ，从而得到Y ，Cr ，Cb 各分量的值。
解码流程如图5所示。
图2I图4ITU656每行的数据结构行控制信号EAVSAV视频数据信号F F 0000X Y 80108108010…F F0000X Y C Y YY C r b Cb Cr…428041440图5视频解码流程YN提取Y 、Cb 、Cr提取H 、F 、V信号检测SAV 或EAVPAL制式的视频信号分辨率为864×625，其中有效视频数据为720×576像素。