EDA设计——序列检测器的设计PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
由于这种检测器的关键在于正确码的收到必须记住前一次的正确码及正确序列直到在连续的检测中所收到的每一位码都与预置的对应码相同
EDA课程设计
设计题目：序列检测器的设计
指导老师：张广忠 张薇 组员：宋成发 克彩霞 彭亚伟
2021/3/9
授课：XXX
1
序列检测器的介绍
• 序列检测器用于检测一组或多组由二进制 组成的脉冲序列信号，在数字通信中有着广泛 的应用。当序列检测器连续收到一组串行二进 制码后，如果这组码与检测器中预先设置的8 位二进制码相同，则输出1，否则输出0。由于 这种检测器的关键在于正确码的收到必须记住 前一次的正确码及正确序列，直到在连续的检 测中所收到的每一位码都与预置的对应码相同。 在检测过程中，任何一位不相等都将导致回到 初始状态重新开始检测。
2021/3/9
授课：XXX
2
附加功能
• 本次设计中不但完成了对VHDL程序中预设的 序列检测。我们组还设计：数码显示被检测数 （十六进制）；并对被检测数据（二进制）统 计其连续0的个数，规定该被检测数据中只能 有一串连0出现，即8位串行数据中0是相邻的。 否则，认为数据无效，连0计数器清0，并且给 出错误提示信号，即D8点亮，表示该被检测数 据不合法！
2021/3/9
授课：XXX
4
顶层设计原理图
2021/3/9
授课：XXX
5
Hale Waihona Puke 连续0数统计仿真图2021/3/9
授课：XXX
6
序列检测仿真图
2021/3/9
授课：XXX
7
顶层仿真图
2021/3/9
授课：XXX
8
2021/3/9
授课：XXX
9
刚才的发言，如 有不当之处请多指
正。谢谢大家！
2021/3/9
10
• 此功能可用于通信系统编码时，对一组串 行二进制码若出现太多0码的检测。
2021/3/9
授课：XXX
3
设计原理
• 在状态连续变化的数字系统设计中，常常采 用状态机进行设计。这样不仅有利于提高设计 效率，增加程序的可读性，而且可以减少错误 的发生率。同时，状态机的设计方法也是数字 系统中一种最常用的设计方法，因而有必要掌 握。下面用状态机设计一个电路完成已预置的 序列数“11110000”的检测。
EDA课程设计
设计题目：序列检测器的设计
指导老师：张广忠 张薇 组员：宋成发 克彩霞 彭亚伟
2021/3/9
授课：XXX
1
序列检测器的介绍
• 序列检测器用于检测一组或多组由二进制 组成的脉冲序列信号，在数字通信中有着广泛 的应用。当序列检测器连续收到一组串行二进 制码后，如果这组码与检测器中预先设置的8 位二进制码相同，则输出1，否则输出0。由于 这种检测器的关键在于正确码的收到必须记住 前一次的正确码及正确序列，直到在连续的检 测中所收到的每一位码都与预置的对应码相同。 在检测过程中，任何一位不相等都将导致回到 初始状态重新开始检测。
2021/3/9
授课：XXX
2
附加功能
• 本次设计中不但完成了对VHDL程序中预设的 序列检测。我们组还设计：数码显示被检测数 （十六进制）；并对被检测数据（二进制）统 计其连续0的个数，规定该被检测数据中只能 有一串连0出现，即8位串行数据中0是相邻的。 否则，认为数据无效，连0计数器清0，并且给 出错误提示信号，即D8点亮，表示该被检测数 据不合法！
2021/3/9
授课：XXX
4
顶层设计原理图
2021/3/9
授课：XXX
5
Hale Waihona Puke 连续0数统计仿真图2021/3/9
授课：XXX
6
序列检测仿真图
2021/3/9
授课：XXX
7
顶层仿真图
2021/3/9
授课：XXX
8
2021/3/9
授课：XXX
9
刚才的发言，如 有不当之处请多指
正。谢谢大家！
2021/3/9
10
• 此功能可用于通信系统编码时，对一组串 行二进制码若出现太多0码的检测。
2021/3/9
授课：XXX
3
设计原理
• 在状态连续变化的数字系统设计中，常常采 用状态机进行设计。这样不仅有利于提高设计 效率，增加程序的可读性，而且可以减少错误 的发生率。同时，状态机的设计方法也是数字 系统中一种最常用的设计方法，因而有必要掌 握。下面用状态机设计一个电路完成已预置的 序列数“11110000”的检测。