(完整版)计算机组成原理知识点总结
计算机组成原理知识点总结
计算机组成原理知识点总结第一章一、数字计算机的五大部件（硬件）及各自主要功能（P6）计算机硬件组成：存储器、运算器、控制器、输入设备、输出设备。
1、存储器（主存）主要功能：保存原始数据和解题步骤。
包括：内存储器（CPU 直接访问），外存储器。
2、运算器主要功能：进行算术、逻辑运算。
3、控制器主要功能：从内存中取出解题步骤（程序）分析，执行操作。
包括：计算程序和指令（指令由操作码和地址码组成）。
4、输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。
5、输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。
注：1、冯诺依曼结构：存储程序并按地址顺序执行。
2、中央处理器（CPU）：运算器和处理器的结合。
3、指令流：取指周期中从内存读出的信息流，流向控制器。
数据流：在执行器周期中从内存读出的信息流，由内存流向运算器。
二、数字计算机的软件及各自主要功能（P11）1、系统软件：包括服务性程序、语言程序、操作程序、数据库管理系统。
2、应用程序：用户利用计算机来解决某些问题而设计。
三、计算机的性能指标。
1、吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量，用bps度量。
2、响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
3、利用率：在给定的时间间隔内，系统被实际使用的时间所在的比率，用百分比表示。
4、处理机字长：常称机器字长，指处理机运算中一次能够完成二进制运算的位数，如32位机、64位机。
5、总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数。
6、存储器容量：存储器中所有存储单元（通常是字节）的总数目，通常用KB、MB、GB、TB来表示。
7、存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用B/s（字节/秒）表示。
8、主频/时钟周期：CPU的工作节拍受主时钟控制，按照规定在某个时间段做什么（从什么时候开始、多长时间完成），主时钟不断产生固定频率的时钟信号。
计算机组成原理知识点
计算机组成原理知识点1. 冯·诺依曼体系结构：计算机由运算器、控制器、存储器、输入设备和输出设备五大部分组成。
2. 运算器：计算机的核心部分，负责执行各种算术运算和逻辑运算。
3. 控制器：负责控制指令的执行次序和操作，包括指令的获取、解码和执行。
4. 存储器：用于存储计算机程序和数据，包括主存储器（RAM）和辅助存储器（硬盘、固态硬盘等）。
5. 输入设备：用于将外部数据或指令输入到计算机，包括键盘、鼠标、扫描仪等。
6. 输出设备：用于将计算机处理后的结果输出到外部，包括显示屏、打印机、音响等。
7. 指令集：计算机能够执行的全部指令的集合。
8. 指令的执行过程：指令的获取、解码、操作和存储四个步骤。
9. 计算机的时钟：用于统一各个部件的工作节奏。
10. 运算器的设计：包括算术逻辑单元（ALU）和寄存器的设计。
11. 控制器的设计：包括指令寄存器、程序计数器和指令译码器的设计。
12. 存储器的分类：根据访问方式可以分为随机存储器（RAM）和只读存储器（ROM）。
13. 存储器的层级结构：由高速缓存、主存储器和辅助存储器组成，速度逐级递减，容量逐级递增。
14. 输入输出控制方式：包括程序控制方式、中断方式和直接存储器访问方式。
15. 总线的作用：用于数据和控制信息在计算机各个部件之间传输。
16. 总线的分类：根据传输数据的方式可以分为数据总线、地址总线和控制总线。
17. 中央处理器（CPU）的功能：包括指令的获取、解析、运算和存储。
18. 中央处理器的核心部分：由运算器和控制器组成。
19. 中央处理器的指令周期：包括取指周期、执行周期和存储周期。
20. 中央处理器的性能指标：包括时钟频率、主频和执行速度。
21. 程序和指令：程序是指一系列有序的指令集合，指令是计算机能够识别和执行的最小指令单元。
22. 计算机的存储方式：包括字节顺序、地址分配和寻址方式。
23. 输入输出设备的原理：包括数据传输、数据缓冲和数据控制。
(完整版)计算机组成原理重点整理
一.冯·诺依曼计算机的特点1945年，数学家冯诺依曼研究EDVAC机时提出了“存储程序”的概念1.计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成2.指令和数据以同等地位存放于存储器内，并可按地址寻访。
3.指令和数据均用二进制数表示。
4.指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。
5.指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
6.机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。
二.计算机硬件框图1.冯诺依曼计算机是以运算器为中心的2.现代计算机转化为以存储器为中心各部件功能：1.运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。
2.存储器用来存放数据和程序。
3.控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果4.输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式（鼠标键盘）。
5.输出设备可将机器运算结果转换为人们熟悉的信息形式（打印机显示屏）。
计算机五大子系统在控制器的统一指挥下，有条不紊地自动工作。
由于运算器和控制器在逻辑关系和电路结构上联系十分紧密，尤其在大规模集成电路制作工艺出现后，两大不见往往集成在同一芯片上，合起来统称为中央处理器（CPU）。
把输入设备与输出设备简称为I/O设备。
现代计算机可认为由三大部分组成：CPU、I/O设备及主存储器。
CPU与主存储器合起来又可称为主机，I/O设备又可称为外部设备。
主存储器是存储器子系统中的一类，用来存放程序和数据，可以直接与CPU交换信息。
另一类称为辅助存储器，简称辅存，又称外村。
算术逻辑单元简称算逻部件，用来完成算术逻辑运算。
控制单元用来解实存储器中的指令，并发出各种操作命令来执行指令。
ALU和CU是CPU的核心部件。
I/O设备也受CU控制，用来完成相应的输入输出操作。
计算机组成原理知识点汇总
计算机组成原理知识点汇总x《计算机组成原理知识点汇总》一、算术逻辑单元1、算术逻辑单元（ALU）的功能算术逻辑单元（ALU）是一个对存储在寄存器中的数据进行算术和逻辑操作的硬件单元，它执行CPU中算术逻辑操作的所有活动。
主要有：加减乘除运算以及位操作（AND，OR，NOT）等。
2、算术逻辑单元的组成算术逻辑单元（ALU）由控制单元（CU）、累加器（Accumulator）、比较器（comparator）、移位器（Shift）、全加器（Full-Adder）、多位加法器（Multiple Adders）、多位乘法器（Multiple Multipliers）、掩码器（Mask）、屏蔽器（Shifter）等组成。
3、算术逻辑单元的运算过程（1）算术运算：它包括加减乘除运算，算术运算主要是把操作数从输入总线传到累加器中，进行算术运算以后，将结果存放在累加器中，然后传输到输出总线上。
（2）位操作：它包括AND，OR，NOT，异或等，位操作是把操作数从输入总线传到屏蔽器中，通过屏蔽器进行位操作，将结果存放在累加器中，同样传输到输出总线上。
（3）比较：算术逻辑单元还可以进行比较运算，以及移位，比较运算是把两个操作数从输入总线传到比较器中，比较两个操作数的大小，将结果存放在标志位中，寄存器中存放比较结果。
二、指令周期1、指令周期的概念指令周期是指中央处理器（CPU）执行指令所需要完成的时间，也就是说，指令从被CPU读取到完成执行的时间段称为指令周期。
它也可以简单的理解为一条指令完成执行的时间。
2、指令周期的分类指令周期可以分为主周期和子周期两种，主周期是指一条指令完成执行所需的最少时间，而子周期是指每一步执行完成的时间。
3、指令周期的作用指令周期是指系统的处理速度，它是用来评价计算机的运行速度的重要指标。
在进行计算机系统设计时，可以根据指令周期调整处理器的结构，以提高计算机的处理速度。
计算机组成原理知识点
第一章1、第一台计算机的诞生：ENIAC，1946年2、计算机的五大部件：3、冯诺依曼思想（五大部件、二进制、存储程序）4、计算机软件系统的分类（系统软件、应用软件）5、硬件、软件在逻辑功能上等效的含义6、计算机系统的多级层次结构7、CPU的组成：运算器、控制器8、机器语言、汇编语言、高级语言第二章1、进制转换2、不同机器数及真值的转换、表示范围、应用场合3、浮点数的表示4、浮点数的规格化5、IEEE754标准：单精度真值与表示的转换6、汉字信息的表示7、8421BCD码8、奇偶校验、海明校验第三章1、定点补码加减法2、定点原码1位乘法和补码1位乘法3、浮点加减4、逻辑运算第四章1、存储器的分类2、主存储器的基本操作（读、写）3、存储器系统的层次结构4、半导体存储器芯片与CPU的连接（字扩展、位扩展及字位同时扩展）5、动态存储器的刷新6、硬盘的性能参数第五章1、机器指令2、指令扩展操作码3、指令寻址方式（指令寻址和操作数寻址，各种寻址的过程，寻址的优缺点及应用场合）4、程序控制指令的类型5、CISC和RISC指令风格特点第六章1、指令周期、机器周期、时钟周期等概念2、同步计算机中的三级时序系统3、常用寄存器功能4、指令流程分析5、微程序控制器大致原理6、微指令字段直接编码分段原则7、流水线的主要性能指标第九章1、中断的基本概念2、中断的用途3、中断响应和中断处理过程4、直接存取访问方式DMA的基本概念5、DMA控制方式下的数据传送过程。
《计算机组成原理》总结完整版
《计算机组成原理》总结完整版《计算机组成原理》学科复习总结★第⼀章计算机系统概论本章内容：本章主要讲述计算机系统的组成、计算机系统的分层结构、以及计算机的⼀些主要指标等需要掌握的内容：计算机软硬件的概念，计算机系统的层次结构、体系结构和计算机组成的概念、冯.诺依曼的主要思想及其特点、计算机的主要指标本章主要考点：概念1、当前的CPU由哪⼏部分组成？控制器、运算器、寄存器、cache (⾼速缓冲存储器)2、⼀个完整的计算机系统应包括哪些部分？配套的硬件设备和软件系统3、什么是计算机硬件、计算机软件？各由哪⼏部分组成？它们之间有何联系？计算机硬件是指计算机的实体部分，它由看得见摸得着的各种电⼦元器件，各类光、电、机设备的实物组成。
主要包括运算器(ALU)、控制器(CU)、存储器、输⼊设备和输出设备五⼤组成部分。
软件是计算机程序及其相关⽂档的总称，主要包括系统软件、应⽤软件和⼀些⼯具软件。
软件是对硬件功能的完善与扩充，⼀部分软件⼜是以另⼀部分软件为基础的再扩充。
4、冯·诺依曼计算机的特点●计算机由运算器、存储器、控制器、输⼊设备和输出设备五⼤部件组成●指令和数据以同等地位存于存储器内，可按地址寻访●指令和数据⽤⼆进制表⽰●指令由操作码和地址码组成，操作码⽤来表⽰操作的性质，地址码⽤来表⽰操作数在存储器中的位置●指令在存储器内按顺序存放●机器以运算器为中⼼，输⼊输出设备和存储器间的数据传送通过运算器完成5、计算机硬件的主要技术指标●机器字长：CPU ⼀次能处理数据的位数，通常与CPU 中的寄存器位数有关●存储容量：存储容量= 存储单元个数×存储字长；MAR（存储器地址寄存器）的位数反映存储单元的个数，MDR（存储器数据寄存器）反映存储字长主频吉普森法●运算速度MIPS 每秒执⾏百万条指令CPI 执⾏⼀条指令所需的时钟周期数FLOPS 每秒浮点运算次数◎第⼆章计算机的发展及应⽤本章内容：本章主要讲述计算机系统、微型计算机系统的发展过程以及应⽤。
计算机组成原理考研知识点非常全汇编
计算机组成原理考研知识点-非常全汇编一、计算机系统概述1.计算机的基本组成：计算机硬件系统、计算机软件系统、操作系统。
2.计算机的主要性能指标：运算速度、存储容量、输入输出能力、数据传输速率。
3.计算机的应用和发展趋势：人工智能、大数据、云计算、物联网等。
二、运算方法1.数值数据的表示：二进制数、十进制数、十六进制数、非数值数据的表示：字符、图形、音频、视频等。
2.运算方法：二进制数的运算、十进制数的运算、浮点数的运算、逻辑运算。
三、存储系统1.存储器的分类和特点：半导体存储器、磁表面存储器、光存储器。
2.内存储器的组成和编址方式：单元地址、字地址、字节地址、位地址。
3.外存储器的组成和特点：硬盘、U盘、移动硬盘等。
四、指令系统1.指令的组成和格式：指令操作码、指令地址码。
2.指令的分类和功能：算术运算指令、逻辑运算指令、移位指令等。
3.寻址方式：立即寻址、直接寻址、间接寻址等。
五、中央处理器1.CPU的组成和功能：运算器、控制器、寄存器组。
2.CPU的工作原理：指令的读取和执行、指令流水线技术。
3.CPU的性能指标：吞吐量、响应时间、时钟频率等。
六、输入输出系统1.I/O设备的分类和特点：键盘、鼠标、显示器等。
2.I/O接口的分类和功能：数据缓冲区、控制缓冲区、状态缓冲区等。
3.I/O方式：程序控制I/O、中断I/O、直接内存访问。
七、总线与主板1.总线的分类和功能：数据总线、地址总线、控制总线。
2.总线的基本组成和特点：单总线结构、多总线结构。
3.主板的组成和功能：芯片组、BIOS芯片、总线扩展插槽等。
八、并行计算机的组成和工作原理1.并行计算机的分类和特点：多处理器系统、分布式系统。
2.并行计算机的组成和工作原理：并行处理机、并行存储器等。
3.并行计算机的性能指标：并行度、吞吐量、响应时间等。
(完整版)计算机组成原理知识点总结(唐朔飞版)
1、硬件：输入输出设备，控制器，存储器，运算器。
2、计算机技术指标：机器字长、存储容量、运算速度。
3、多总线结构的原理：双总线结构特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线和I/O总线分开的结构。
三总线1由主存总线用于CPU与主存之间的传输，I/O总线供CPU与各类I/O 设备之间传递信息，DMA总线用于高速IO设备与主存之间直接交换信息，任意时刻只能用一种总线，主存总线与DMA总线不能同时对主存进行存取。
三总线2CPU与Cache之间构成局部总线，而且还直接连到系统总线上，cache可通过系统总线与主存传输信息，还有一条扩展总线可以连接IO设备。
四总线由局部总线，系统总线，告诉总线，扩展总线构成。
4、总线判优分为集中式和分布式两种，集中式分为链式查询、计数器定时查询、独立请求方式（排队器）5、总线通信控制的四种方式：同步通信，异步通信，半同步通信，分离式通信。
6、波特率是每秒传输的位数，比特率是每秒传输的有效数据位数（bps）7、存储器技术指标：存储速度，存储容量和位价。
8、存储器分为主存，闪存，辅存和缓存。
9、分层原因：1缓存-主存层解决CPU与主存速度不匹配问题；2主存-辅存层解决系统存储容量的问题。
10、主存的技术指标：存储容量，存储速度（存取时间和存取周期表示）。
11、存储器带宽的计算方法：如存取周期为500ns，每个存取周期可访问16位，则带宽为32M位/秒。
带宽是衡量数据传输率的重要技术指标。
12、动态RAM的刷新方式：集中刷新（是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作‘死时间’）分散刷新（指对每行存储单元的刷新分散到每个存取周期内完成。
不存在死时间，整个系统速度降低）异步刷新（前两种方式的结合，即可缩短死时间，又充分利用最大刷新间隔为2ms的特点）。
13、动态RAM集成度远高于静态RAM；动态RAM行列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；动态RAM功耗比静态RAM小；动态RAM的价格比静态RAM便宜；由于使用动态元件，因此速度比静态RAM低；动态RAM需要再生，需配置再生电路，也需要消耗一部分功率。
计算机组成原理知识点总结(考研+期末)复习笔记
计算机组成原理知识点总结(一)第一章计算机系统概述●考纲内容●一、计算机系统层次结构1.计算机系统的基本组成●一个完整的计算机系统是由硬件系统和软件系统组成的。
在计算机系统中，硬件和软件在逻辑上是等效的。
2.计算机硬件的基本组成●五大部件●输入设备：将信息转换成为机器能识别的形式●输出设备：将结果转换成人们熟悉的形式●存储器：存放数据和程序，分为主存储器（内存储器）和辅助存储器（外存储器），主存储器包括地址寄存器MAR、数据寄存器MDR、时序控制逻辑。
其中地址寄存器的位数对应着存储单元的个数，数据寄存器的位数和存储字长相等●运算器（核心是算术逻辑单元ALU）：进行算数运算和逻辑运算●控制器：指挥程序运行，由程序计数器PC、指令寄存器IR和控制单元CU组成●早期冯诺依曼架构首次提出了“存储程序”的概念，以运算器为中心，指令和数据以同等地位存在存储器中并且按地址寻访，指令和数据都用二进制表示，指令由操作码和地址码组成●现代计算机结构以存储器为中心，将运算器和控制器合起来称为CPU3.计算机软件和硬件的关系●软件按功能分为系统软件和应用软件●机器语言：二进制代码语言，是计算机唯一可以识别和执行的语言●汇编语言：用英文单词或其缩写代替二进制的指令代码，方便记忆和理解●高级语言：是为方便程序设计人员写出解决问题的代理方案和解题过程的程序●翻译程序●汇编程序：将汇编语言程序翻译成机器语言程序●解释程序：将高级语言翻译成机器语言（翻译一句执行一句）●编译程序：将高级语言程序翻译成汇编语言或者机器语言4.计算机系统的工作原理●“存储程序”方式●在程序执行前就把所含的所有指令和数据送入内存，一旦程序开始执行就无须人为干预，计算机可以自动取指并完成任务●高级语言程序与机器语言程序的转换●预处理阶段：预处理‘#’开头的命令，如头文件●编译阶段：编译器将预处理后的源程序编译成汇编语言程序●汇编阶段：汇编器将汇编语言程序翻译成机器语言程序（可重定位）●链接阶段：链接器将多个可重定位文件和标准库函数合并为一个可执行目标文件●●程序和指令的执行过程●程序执行过程：程序的执行过程就是数据在CPU、存储器和I/O设备之间流动的过程，所有数据的流动都是通过总线、I/O接口等实现的●指令执行的过程（以取数指令为例，完成将数据送至运算器的累加器ACC中）：先取指，即先将PC中记录的指令的存储地址送到MAR，主存根据MAR中的地址取出存放在该地址的指令放入MDR，MDR将指令送到IR【PC—>MAR—>M—>MDR—>IR】;再分析指令，即控制器根据IR中指令的操作码，生成取数指令相对应的控制信号，这里会将读控制信号发送到总线的控制线上【OP(IR)—>CU】；最后执行指令，即先将IR中取数指令的地址码送到MAR中，然后主存根据读控制信号和MAR中的地址取出存放在该地址的数据并送入MDR，再送到ACC中【Ad(IR)—>MAR—>M—>MDR—>ACC】●二、计算机性能指标1.机器字长，也叫字长，是CPU内部用于整数运算的运算器位数和通用寄存器的宽度2.指令字长和存储字长，指令字长一般是存储字长的整数倍，若指令字长等于存储字长则取指周期等于机器周期3.数据通路带宽（数据字长）是指数据总线一次能并行传送信息的位数4.主存容量5.运算速度●吞吐量是指系统在单位时间内处理请求的数量，主要取决于主存的存取周期●响应时间是指用户向计算机发送请求到操作系统做出响应并得到结果的等待时间●CPU时钟周期：CPU中的最小时间单位，执行指令的每个动作都至少需要一个时钟周期●主频：CPU时钟周期的倒数，单位是HZ●CPI：执行一条指令所需的时钟周期数●IPS：每秒执行多少条指令●MIPS：每秒执行多少百万条指令●FLOPS：每秒执行多少次浮点数运算6.基准程序：可以理解为跑分软件，但是也存在一定缺陷●小知识点●冯诺依曼机器的基本工作方式是控制流驱动方式●地址译码器一般是主存而不是CPU的构成部分●解释程序的速度一般比编译程序慢●相联存储器既可以按地址寻址也可以按内容寻址●在cpu中，IR、MAR、MDR对各类程序员都是透明的，即看不见的；通用寄存器都是可见的（mov指令会用到）(二)第二章数据的表示与运算●考纲内容●一、数制与编码1.进位计数制及其相互转换●十进制数转换为任意进制数●整数部分采用除基取余法，先余为低，后余为高●小数部分采用乘基取整法，先整为高，后整为为低2.定点数的编码表示●通常用定点补码整数表示整数，用定点原码小数表示浮点数的尾数部分，用移码表示浮点数的阶码部分●原码：基本概念略，真值零的原码表示有正零和负零两种形式●补码：基本概念略，零的补码是唯一的，小数补码比原码多表示一个-1，整数补码比原码多表示一个-2。
计算机组成原理知识点总结
计算机组成原理知识点总结1.计算机系统结构：计算机系统由硬件和软件两个部分组成。
硬件包括中央处理器（CPU）、内存、存储、输入输出设备等；软件包括系统软件和应用软件。
计算机的基本组成包括控制器、运算器、存储器和输入输出设备。
2.布尔代数和逻辑运算：布尔代数是一种逻辑运算的数学体系，计算机的工作原理是基于逻辑运算的。
布尔代数的基本运算有与、或、非、与非等。
逻辑电路是基于这些布尔运算的组合与设计电路，并且逻辑门是构成逻辑电路的基本元件，包括与门、或门和非门等。
3. 数据表示和编码方式：计算机内部使用二进制表示和存储数据。
十进制数可以转换为二进制数，通过位于和非显示十进制数。
计算机采用不同的编码方式来表示字符和数据，例如ASCII码、Unicode等。
4.计算机中的算术运算：计算机进行算术运算包括加法、减法、乘法和除法等。
算术运算是通过逻辑运算和位操作实现的，例如加法器、乘法器和除法器。
5.存储器层次结构：存储器是计算机中用于存储和访问数据的设备。
存储器层次结构包括寄存器、高速缓存、主存储器和辅助存储器等。
存储器的访问速度和容量呈反比，存储器层次结构的设计目标是在速度和容量之间找到一个平衡点。
6.输入输出设备：计算机通过输入输出设备与外部世界交互，包括键盘、鼠标、显示器、打印机等。
输入输出设备通过中断机制和设备控制器实现与CPU的数据交换。
7.中央处理器：中央处理器是计算机的核心，执行指令并控制计算机的运行和运算。
中央处理器由控制器和运算器组成，控制器负责解释和执行指令，运算器负责算术和逻辑运算。
8.指令的执行过程：计算机按照程序顺序依次执行指令，指令的执行过程包括取指令、解码、执行和访存。
指令集架构是计算机硬件和软件交互的接口。
9.总线和IO结构：总线是计算机内部各个部件之间传输数据和信号的通道，包括地址总线、数据总线和控制总线。
IO结构包括存储器映射IO和端口映射IO两种方式。
10.中断和异常处理：计算机中断是指暂停当前程序的执行，转而执行其他程序或处理异常情况。
计算机组成原理知识点整理
第一章概述1、什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
计算机硬件——计算机的物理实体。
计算机软件——计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要5、冯·诺依曼计算机的特点是什么？解：冯氏计算机的特点是：P9·由运算器、控制器、存储器、输入设备、输出设备五大部件组成；·指令和数据以同一形式（二进制形式）存于存储器中；·指令由操作码、地址码两大部分组成；·指令在存储器中顺序存放，通常自动顺序取出执行；·以运算器为中心（原始冯氏机）。
7、解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解：P10 主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；存储单元——可存放一个机器字并具有特定存储地址的存储单位；存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；存储字——一个存储单元所存二进制代码的逻辑单位；存储字长——一个存储单元所存二进制代码的位数；存储容量——存储器中可存二进制代码的总量；机器字长——CPU能同时处理的数据位数；指令字长——一条指令的二进制代码位数；8、解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：CPU——Central Processing Unit，中央处理机（器），见7题；PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；IR——Instruction Register，指令寄存器，存放当前正在执行的指令的寄存器；CU——Control Unit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件；ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；MQR——Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。
(完整版)计算机组成原理知识点总结
第2章数据的表示和运算主要内容：（一）数据信息的表示1.数据的表示2.真值和机器数（二）定点数的表示和运算1.定点数的表示：无符号数的表示；有符号数的表示。
2.定点数的运算：定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。
（三）浮点数的表示和运算1.浮点数的表示：浮点数的表示范围；IEEE754标准2.浮点数的加/减运算（四）算术逻辑单元ALU1.串行加法器和并行加法器2.算术逻辑单元ALU的功能和机构2.3 浮点数的表示和运算2.3.1 浮点数的表示（1）浮点数的表示范围•浮点数是指小数点位置可浮动的数据，通常以下式表示：N=M·RE其中，N为浮点数，M为尾数，E为阶码，R称为“阶的基数（底）”，而且R为一常数，一般为2、8或16。
在一台计算机中，所有数据的R都是相同的，于是不需要在每个数据中表示出来。
浮点数的机内表示浮点数真值：N=M ×2E浮点数的一般机器格式：数符阶符阶码值 . 尾数值1位1位n位m位•Ms是尾数的符号位，设置在最高位上。
•E为阶码，有n+1位，一般为整数，其中有一位符号位EJ，设置在E的最高位上，用来表示正阶或负阶。
•M为尾数，有m位，为一个定点小数。
Ms=0，表示正号，Ms=1，表示负。
•为了保证数据精度，尾数通常用规格化形式表示：当R＝2，且尾数值不为0时，其绝对值大于或等于0.5。
对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求。
浮点数的机内表示阶码通常为定点整数，补码或移码表示。
其位数决定数值范围。
阶符表示数的大小。
尾数通常为定点小数，原码或补码表示。
其位数决定数的精度。
数符表示数的正负。
浮点数的规格化字长固定的情况下提高表示精度的措施：•增加尾数位数（但数值范围减小）•采用浮点规格化形式尾数规格化：1/2≤M <1 最高有效位绝对值为1浮点数规格化方法：调整阶码使尾数满足下列关系：•尾数为原码表示时，无论正负应满足1/2 ≤M <1即：小数点后的第一位数一定要为1。
计算机组成原理知识点总结
计算机组成原理知识点总结1. 引言计算机组成原理是计算机科学和工程领域的基础学科，它涉及计算机系统的设计和功能实现。
本文档旨在总结计算机组成原理的核心知识点，为读者提供一个清晰的学习框架。
2. 计算机系统概述2.1 计算机的定义与分类2.2 计算机的发展历程2.3 计算机系统的组成3. 数据的表示与处理3.1 数制与编码3.2 定点数与浮点数的表示3.3 数据的运算方法3.4 逻辑运算与逻辑电路4. 指令系统4.1 指令格式与指令类型4.2 指令的执行过程4.3 指令集体系结构4.4 程序的编写与执行5. 存储系统5.1 存储器的层次结构5.2 主存储器与辅助存储器5.3 缓存存储器5.4 虚拟存储器6. 中央处理器（CPU）6.1 CPU的功能与组成6.2 时钟与同步6.3 算术逻辑单元（ALU）6.4 控制单元（CU）6.5 寄存器与寄存器组7. 输入/输出系统7.1 I/O接口的作用与分类7.2 轮询与中断7.3 直接内存访问（DMA）7.4 人机交互设备8. 总线与互连网络8.1 总线的概念与分类8.2 总线协议与标准8.3 互连网络的设计9. 并行组织与流水线9.1 并行处理的概念9.2 流水线的基本原理9.3 超标量与超级流水线9.4 并行处理的挑战10. 性能评估10.1 性能指标10.2 阿姆达尔定律10.3 性能提升策略10.4 能效比的重要性11. 结论本文档总结了计算机组成原理的关键知识点，旨在为读者提供一个全面的理解框架。
通过掌握这些知识点，读者将能够更好地理解计算机系统的工作原理和设计原则。
12. 参考文献[1] Patterson, D. A., & Hennessy, J. L. (2017). Computer Organization and Design MIPS Edition: The Hardware/Software Interface. Morgan Kaufmann.[2] Stallings, W. (2015). Computer Organization and Architecture. Pearson Education.[3] Tanenbaum, A. S., & Austin, T. (2012). Structured Computer Organization. Pearson.请注意，本文档是一个简化的总结，实际的计算机组成原理课程可能会包含更多的细节和深入的讨论。
计算机组成原理(考研期末)知识点总结
计算机组成原理（考研期末）知识点总结(一)存储系统1.存储器的基本概念●分类●作用（层次）：CACHE 主存辅存●存储介质：磁半导体光●存取方式●随机存取：RAM ROM●串行访问●顺序存取：磁带●直接存取：磁盘●信息可保存性－－易失性破坏性读出非●性能指标●存储容量字●单位成本每位成本●存储速度（数据传输率主存带宽）●层次化结构●Cache－主存层次：硬件实现，解决速度不匹配问题●主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统2.半导体存储器●存储器芯片的基本结构●译码驱动电路(译码器：扩充容量)●存储矩阵●读写电路●地址线，数据线，片选线，读写控制线●半导体存储器RAM（易失性存储器）●SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存●DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAM●DRAM的刷新：集中刷新，分散刷新，●异步刷新●不需要CPU控制●行为单位，仅需要行地址●存储器中所有芯片同时刷新●RAM的读写周期●ROM（非易失性存储器）●特点：结构简单，位密度比RAM高，非易失性，可靠性高●类型：MROM，PROM，EPPROM，FLASH MEMORY，SSD3.存储器与CPU的协同工作（提高存储系统的工作速度）●主存与CPU的连接●字扩展●位扩展●线选法●译码片选法●译码器的使用●分析地址空间●字位同时扩展●选择存储器芯片●与CPU进行连接●双口RAM和多模块存储器●多模块存储器●单体多字●多体并行●低位交叉编址●高位交叉编址●双端口RAM●高速缓冲存储器●CACHE局部性原理和性能分析●局部性原理●空间局部性●时间局部性●性能分析●命中率和失效率●CACHE----主存体系的平均访问时间●CACHE工作原理●地址映射方式●全相联●直接相联●组相联●替换算法●RAND随机●FIFO先入先出●LRU最近最少使用●LFU最不经常使用●写策略●命中●全写法●写回法●不命中●写分配法●非写分配法●虚拟存储器（主存和辅存共同构成）（增加存储系统的容量）●基本概念：虚地址（逻辑地址）映射到实地址（物理地址）●解决问题：进程并发问题和内存不够用问题●类型●页式●段式●段页式●虚实地址转换（提高速度）●快表TLB●慢表Page(二)指令系统1.指令格式●操作码和地址码组成一条指令●操作码●定长操作码和扩展操作码●操作码类型2.指令寻址方式●指令寻址（通过PC）●顺序寻址●跳跃寻址●数据寻址●隐含寻址●立即寻址：给寄存器赋初值●直接寻址●间接寻址：扩大寻址范围，便于编制程序●寄存器寻址：指令执行速度更快●寄存器间接寻址●偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址●堆栈寻址3.CISC和RISC●CISC复杂指令系统计算机（用微程序控制器）●更多更复杂，一般为微程序控制，用于计算机系统●RISC精简指令系统计算机（用硬布线控制器）●指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机(三)中央处理器1.CPU的功能和基本结构●CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理●运算器●功能：对数据进行加工●基本结构：●算术逻辑单元ALU●暂存寄存器●通用寄存器组●累加寄存器ACC●程序状态字寄存器PSW●移位器，计数器●控制器●功能：取指令，分析指令，执行指令●控制器的基本结构●程序计数器PC●指令寄存器IR●指令译码器，时序系统，微操作信号发生器●存储器地址寄存器MAR●存储器数据寄存器MDR●数据通路的基本结构●专用通路●内部总线2.指令执行过程●指令周期●构成：机器周期、CPU周期——CPU时钟周期、节拍●类型：取指周期，间址周期，执行周期，中短周期●标志触发器FE,IND,EX,INT：区别工作周期●数据流●取指周期：根据PC取出指令代码存放在IR●间址周期：根据IR中指令地址码取出操作数的有效地址●执行周期：根据指令字的操作码和操作数进行相应操作●中断周期：保存断点，送中断向量，处理中断请求●执行方案●单指令周期：串行，指令相同执行时间●多指令周期：串行，指令不同执行时间●流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理3.数据通路的功能和基本结构（连接路径）●CPU内部总线●单总线●多总线●专用数据通路：多路选择器和三态门●了解各阶段微操作序列和控制信号4.控制器的功能和工作原理●控制器的结构和功能●计算机硬件系统连接关系●控制器的功能：取指令，分析指令，执行指令●控制器的输入和输出●硬布线控制器●硬布线控制单元图：组合逻辑电路+触发器●设计步骤（了解）●分析每个阶段的微操作序列●选择CPU的控制方式●安排微操作序列●电路设计●微程序控制器●基本结构●微地址形成部件●微地址寄存器CMAR●控制存储器CM●微指令寄存器CMDR●微指令的格式●水平型：并行操作●字段直接编码方式●直接编码方式●字段间接编码方式●垂直型：类似机器指令●微指令的地址形成方式●下地址字段指出：断定方式●根据机器指令的操作码形成●基本概念●微命令和微操作●微指令和微周期●主存储器和控制存储器●程序和微程序●寄存器：MAR和CMAR，IR和CMDR●硬布线和微程序的比较（微操作控制信号的实现形式）5.指令流水线●指令流水线的概念●指令执行过程划分为不同阶段，占用不同的资源，就能使多条指令同时执行●表示方法●指令流程图：分析影响流水线的因素●时空图：分析性能●性能指标●吞吐率TP●加速比S●效率E●影响流水线的因素●结构相关（资源冲突）●数据相关（数据冲突）●控制相关（控制冲突）●流水线的分类●按使用级别：部件功能级，处理机级，处理机间●按完成功能：单功能，多功能●按连接方式：动态，静态●按有无反馈信号：线性，非线性●多发技术●超标量流水线技术●超流水线技术●超长指令字技术(四)总线1.总线概念和分类●定义：一组能为多个部件分时共享的公共信息传送线路●分类●按数据传输格式●串行，并行●按功能●片内总线●系统总线●数据总线，地址总线，控制总线●通信总线●按时序控制方式●同步，异步●总线结构●单总线结构——系统总线●双总线结构（通道）●主存总线●IO总线●三总线结构●主存总线●IO总线●DMA总线2.总线的性能指标●总线传输周期（总线周期）●总线带宽●总线宽度（位宽）●总线复用：一种信号线传输不同信息3.总线仲裁●集中仲裁方式●链式查询方式●计数器定时查询方式●独立请求方式●分布仲裁方式4.总线操作和定时●总线传输的四个阶段●申请分配阶段●传输请求●总线仲裁●寻址阶段●传输阶段●结束阶段●定时●同步定时方式（同步通信）●异步定时方式（异步通信）●不互锁●半互锁●全互锁●半同步通信●分离式通信5.总线标准(五)IO系统1.IO系统基本概念●演变过程●早期：分散连接，CUP与IO串行，程序查询方式●接口模块和DMA阶段：总线连接，cpu与io并行，中断方式及DMA方式●具有IO通信结构的阶段●具有IO处理机的阶段●IO系统的基本组成●IO软件——IO指令和通道指令●IO硬件——外设，设备控制器和接口，IO总线等●IO方式简介●程序查询方式：IO与CPU串行，CPU有“踏步等待”现象（由程序控制）●程序中断方式：IO准备数据时CPU继续工作，在指令执行结束时响应中断（由程序控制）●DMA方式：主存与IO交换信息时由DMA控制器控制，在存取周期结束时响应DMA请求（由硬件控制）●通道方式：通过IO指令启动通道，通道程序放在主存中（由硬件控制）2.外部设备●输入设备——键盘，鼠标●输出设备●显示器●分类●阴极射线管（CRT）●液晶（LCD）●发光二极管（LED）●参数●屏幕大小，分辨率，灰度级，刷新频率●显示存储器（VRAM）●容量=分辨率*灰度级位数●带宽=容量*帧频●打印机●外存储器●磁盘存储器●组成●存储区域：磁头，柱面，扇区●硬盘存储器：磁盘驱动器，磁盘控制器，盘片●工作过程：寻址，读盘，写盘对应的控制字，串行读写●性能指标●容量●记录密度●平均存取时间●数据传输率●磁盘阵列RAID——利用磁盘廉价的特点提高存储性能，可靠性和安全性●光盘存储器●固态硬盘SSD——采用FLASH Memory记录数据3.IO接口●主要功能●设备选址功能：地址译码和设备选择●传送命令●传送数据：实现数据缓冲和格式转换●反应IO设备的工作状态●基本结构●设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器DBR，设备状态标记，控制逻辑电路●内部接口和外部接口●编址●统一编址——与存储器共用地址，用访存命令访问IO设备●独立编址：单独使用一套地址，有专门的IO指令●分类●数据传送方式：并行接口，串行接口●主机访问IO设备的控制方式●程序查询接口●中断接口●DMA接口●功能选择的灵活性●可编程接口●不可编程接口4.IO方式●程序查询方式：CPU与IO串行工作，鼠标，键盘●程序中断方式●中断系统●中断的基本概念●工作流程●中断请求●分类●中断请求标记触发器INTR●中断响应●中断响应的条件●中断判优●软件：查询程序●硬件：排队器●优先级的设置●中断处理●中断隐指令●关中断●保存断点PC●引出中断服务程序●中断服务程序●单重中断与多重中断●中断服务程序的具体步骤●中断屏蔽技术●屏蔽字●程序执行轨迹●程序中断方式●工作流程●CPU占用情况●中断响应（隐指令）●中断服务程序●DMA方式●DMA控制器●组成●主存地址计数器：存放要交换数据的主存地址●传送长度计数器：记录传送数据的长度●数据缓冲寄存器：暂存每次传送的数据●DMA请求触发器：设备准备好数据后将其置位●控制/状态逻辑：由控制和时序电路及状态标志组成●中断机构：数据传送完毕后触发中断机构，提出中断请求●主要功能●传送前：接受外设的DMA请求，向CPU发出总线请求，接管总线控制权●传送时：管理总线，控制数据传送，确定主存单元地址及长度，能自动修改对应参数●传送后: 向CPU报告DMA操作的结束●传送过程●预处理：CPU完成寄存器初值设置等准备工作●数据传送：CPU继续执行主程序，DMA控制器完成数据传送●后处理：CPU执行中断服务程序做DMA结束处理。
计算机组成原理期末重点章节知识点精选全文完整版
可编辑修改精选全文完整版计算机组成原理第一章计算机系统概论（清楚一个概念）计算机的性能指标：吞吐量：表征一台计算机在某个时间间隔内能够处理的信息量。
响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。
处理机字长：指处理机运算器中一次能够完成二进制数运算的位数。
总线宽度：一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。
存储器容量：存储器中所有存储单元的总数目，通常KB,MB,GB,TB来表示。
存储器带宽：单位时间内存储器读出的二进制数信息量，一般用字节数/秒表示。
主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。
度量单位MHZ（兆赫兹）、GHZ（吉赫兹）主频的倒数称为CPU时钟周期（T),T=1/f，度量单位us，nsCPU执行时间：表示CPU执行一般程序所占的CPU时间，公式：CPU执行时间=CPU时钟周期数xCPU时钟周期CPI：表示每条指令周期数，即执行一条指令所需的平均时钟周期数。
公式：CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数MIPS：表示平均每秒执行多少百万条定点指令数，公式：MIPS=指令数/（程序执行时间x10^6）第二章运算方法和运算器原码定义：（1）整数（范围（-（2^n-1）~ 2^n-1)（2）小数(范围-（2^-n-1 ~ 1-2^-n)反码定义：（3）整数（范围（-（2^n-1）~ 2^n-1)（4）小数(范围-（2^-n-1 ~ 1-2^-n)补码定义：（5）整数（范围（-（2^n ）~ 2^n-1)（6）小数(范围（-1 ~ 1-2^-n)移码表示法（用于大小比较与对阶操作）IEEE754标准格式：符号位（1位）+ 阶码（移码）+ 尾数正溢：两个正数相加，结果大于机器字长所能表示的最大正数负溢：两个负数相加，结果小于机器字长所能表示的最小负数检测方法：1、双符号位法2、单符号位法不带符号阵列乘法器：同行间并行不同行间串行浮点加减运算操作过程大体分四步：1、0操作数检查2、比较阶码大小完成对阶3、尾数进行加减运算4、结果规格化所进行舍入处理流水线原理:时间并行性线性流水线的加速比：C k=T L/T K =nk/k+（n-1）第三章存储系统程序局部性原理：在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象。
知识点 计算机组成原理
知识点计算机组成原理知识点-计算机组成原理计算机组成原理重要知识点第一章绪论一、冯．诺依曼思想体系――计算机（硬件）由运算器、控制器、存储器、输入输出设备五部分组成，存储程序，按地址出访、顺序继续执行二、总线的概念。
按传送信息的不同如何划分；按逻辑结构如何划分三、冯．诺依曼结构（普林斯顿结构）与哈弗结构的存储器设计思想四、计算机系统的概念，软件与硬件的关系、计算机系统的层次结构（实际机器与交互式机器）五、计算机的主要性能指标的含义（机器字长，数据通路宽度，主存容量，运算速度）六、cpu和主机两个术语的含义，完备的计算机系统的概念，硬件、软件的功能分割七、总线概念和总线分时共享资源的特点、三态门与总线电路第二章数据的机器层次表示一、真值和机器数的概念数的真值变为机器码时存有四种则表示方法：原码表示法，反码表示法，补码表示法，移码则表示码。
其中移码主要用作则表示浮点数的阶码e，以利比较两个指数的大小和对阶操作方式二、一个定点数由符号位和数值域两部分组成。
按小数点位置不同，定点数有纯小数和纯整数两种表示方法。
几种定点机器数的数值则表示范围。
三、浮点数浮点数的标准表示法：符号位s、阶码e、尾数m三个域组成。
其中阶码e通常用移码表示（其值等于指数的真值e加上一个固定偏移值）。
规格化浮点数（原码，补码则表示的规格化浮点数的区别）五、处理字符信息（符号数据即非数值信息），七、常用的bcd码：8421码、2421码、余3码、格雷码（有权码，无权码，特点）八、检错纠错码：奇偶校验（掌握奇偶校验原理及校验位的形成及检测方法）,海明码的纠错原理（理解）第三章指令系统一、指令格式:指令的基本格式,指令的地址码结构（3、2、1、0地址指令的区别），非规整型指令的操作码（扩展览会操作码）二、编址方式（位，字节，字…）三、操作数串行方式――立即串行、轻易串行、间接串行、寄存器串行、寄存器间接串行、相对串行、基址寻址、变址寻址、页面寻址四、指令串行方式――顺序对串行方式、弹跳串行方式五、指令类型及功能六、不同的计算机的i/o指令差别很大，通常有两种方式：独立编址方式,统一编址方式第四章数值的机器运算一、为运算器构造的简单性，运算方法中算术运算通常采用补码加减法，原码乘除法或补码乘除法。
计算机组成原理知识点
1.各种进制之间的转换2.冯诺依曼机器特点，基本思想P81)计算机由五大部件组成：运算器，存储器，控制器，输入设备，输出设备2)指令和数据以同等地位存于存储器，可按地址寻访3)指令和数据用二进制表示4)指令由操作码和地址码组成5)指令在存储器内顺序存放6)以运算器为中心3.总线分类P43总线是连接各个部件的信息传输线，是各个部件共享的传输介质。
1)片内总线：芯片内部的总线（CPU内部，寄存器与寄存器之间，寄存器与逻辑单元）2)系统总线（CPU、主存I/O设备等各大部件间信息传输线）A.数据总线双向数据信息传输，与机器字长，存储字长有关B.地址总线单向由CPU输出C.控制总线双向发出各种控制信号3)通信总线A.串行数据在单条1位宽的传输线上，适用于远距离B.并行数据在多条1位宽的传输线上，适用于近距离4.总线带宽，宽度P46带宽：总线的数据传输速率，通常用每秒传输的字节数来衡量，单位MBps （即为：频率*字节数）◆宽度：数据总线的根数5.总线的判优控制方式P57◆主设备(模块) 对总线有控制权◆从设备(模块) 响应从主设备发来的总线命令◆总线判优控制A.集中式：将逻辑集中在一处（1.链式查询2.计数式定时查询3.独立请求方式）B.分布式：将逻辑分散在各个部件中6.总线通信控制P59◆四种方式A.同步通信：通信双方统一时标控制数据传送B.异步通信：采用应答方式，没有公共时钟标准C.半同步通信：同步异步结合D.分离式通信：各模块有权申请占用总线；采用同步方式通信，不等对方回答；各模块准备数据时，不占用总线；总线被占用时，无空闲；7.总线接口的功能使外部设备或用户电路与微型计算机成为一体，控制数据缓存状态设置，数据转换整理程序中断8.存取周期=存取时间+恢复时间9.存储器分类及其特点P69◆按存储介质分类1)半导体存储器2)磁表面存储器3)磁芯存储器4)光盘存储器◆按存取方式分类1)随机存储器2)只读存储器串行访问存储器◆按在计算机中的作用分类主存储器可与CPU直接交换信息，速度快、容量小、价位高辅助存储器是主存储器的后援存储器，不能与CPU直接交换，速度慢、容量大、价位低缓冲存储器用在两个不同的部件之中起到缓冲作用。
(完整版)计算机组成原理知识点总结
《计算机组成原理》（白中英）复习第一章计算机系统概论电子数字计算机的分类（P1）通用计算机（超级计算机、大型机、服务器、工作站、微型机和单片机）和专用计算机。
计算机的性能指标（P5）数字计算机的五大部件及各自主要功能（P6）五大部件：存储器、运算器、控制器、输入设备、输出设备。
存储器主要功能：保存原始数据和解题步骤。
运算器主要功能：进行算术、逻辑运算。
控制器主要功能：从内存中取出解题步骤(程序)分析，执行操作。
输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。
输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。
计算机软件（P11）系统程序——用来管理整个计算机系统应用程序——按任务需要编制成的各种程序第二章运算方法和运算器课件+作业第三章内部存储器存储器的分类（P65）按存储介质分类：易失性：半导体存储器非易失性：磁表面存储器、磁芯存储器、光盘存储器按存取方式分类：存取时间与物理地址无关（随机访问）：随机存储器RAM ——在程序的执行过程中可读可写只读存储器ROM ——在程序的执行过程中只读存取时间与物理地址有关（串行访问）：顺序存取存储器磁带直接存取存储器磁盘按在计算机中的作用分类：主存储器：随机存储器RAM ——静态RAM 、动态RAM只读存储器ROM ——MROM 、PROM 、EPROM 、EEPROM Flash Memory高速缓冲存储器（Cache）辅助存储器——磁盘、磁带、光盘存储器的分级（P66）存储器三个主要特性的关系：速度、容量、价格/位多级存储器体系结构：高速缓冲存储器（cache）、主存储器、外存储器。
主存储器的技术指标（P67）存储容量：存储单元个数M ×每单元位数N存取时间：从启动读(写)操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间，时间单位为ns。
存储器带宽：单位时间里存储器所存取的信息量，位/秒、字节/每秒，是衡量数据传输速率的重要技术指标。
计算机组成原理知识点总结
分四个阶段( 1 )申请分配阶段：由需要使用总线额的主模块提出申请， 经总线仲裁机构决定下一 传输周期的总线使用权授予某一申请者。
( 2 )寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块的地址及有 关命令，启动参与本次传输的从模块。
( 3 ) 传数阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入 目的模块。
( 4 )结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。
连续进行两次独立的存储器操作所需的最小时间间隔；震荡周期，时钟频率的倒数，是计算机最基本的、最小的时间单位，在一个时钟周期内， CPU 仅完成一个最基本的动作，即微指令。
CPU 每取出并执行一条指令所需的全部时间成为指令周期，及完成一条指令的时间存储器操作到完成该操作所需的全部时间。
寻道时间+等待时间三种方法( 1 )链式查询( 2 ) 计数器定时查询( 3 )独立请求方式硬件方法、软件方法优先级包含响应优先级和处理优先级，响应优先级是指 CPU 响应各中断源请求的优先次序，这种次序往往是硬件线路已经设置好的，不便于改动。
处理优先级是指 CPU 实际对各中断源请求的处理优先次序。
如果不采用屏蔽技术，则响应的优先次序就是处理的优先次序。
“存控”内有排队器( central processing unit )中央处理器( program counter ) 程序计数器( instruction register )指令寄存器( control unit )控制单元( arithmetic logic unit )算数逻辑单元( accumulator )累加器( mutiplier_quotient register )乘商寄存器( memmory address register )存储地址寄存器( memory data register )存储器数据缓存寄存器( million instruction per second )每秒执行百万条指令数( cycle per instruction )执行一条指令所需要的时钟周期()机器主频的倒数(floating point operation per second )浮点运算次数每秒，衡量运算速度1 GB = 1024 MB1 MB = 1024 KB1 KB = 1024 Bytes(字节)1 Byte = 8 bits (位)(peripheral component interconnect) 外围部件互连总线忙总线同意信号总线请求( main memory )主存(ramdom access memory) 随机存取存储器(read only memory)只读存储器高速缓冲存储器h=Nc/(Nc+Nm) Nc 为访问 cache 的次数， Nm 为访问主存的次数设 tc 为命中时的 cache 访问时间， tm 为未命中的主存访问时间， 1-h 表示未命中率， cache-主存系统的平均访问时间 ta 为 ta=htc+(1-h)tme 表示访问效率： e=tc/ta * 100%=tc/( htc+(1-h)tm) * 100%缓存的地址分为两段：高 c 位表示缓存的块号，低 b 位表示块内地址，2c =C 表示缓存块数，且 C 远小于 M。
计算机组成原理知识点整理
计算机组成原理知识点整理⼀、概念1.CMDR：控存数据寄存器，存放从控存读出的微指令2.CMAR：控存地址寄存器，⽤于存放微指令的地址，当采⽤增量计数器法形成后续微指令地址时，CMAR有计数功能3.系统并⾏性：并⾏包括同时性和并发性两个⽅⾯。
前者是指两个或多个事件在同⼀时刻发⽣，后者是指两个或多个事件在同⼀时间段发⽣。
也就是说，在同⼀时刻或者同⼀时间段内完成两种或两种以上性质相同或者不同的功能，只要在时间上互相重叠，就存在并⾏性。
4.进位链：传递进位的逻辑电路5.间接寻址：通过访存（若是多次间址还需多次访存）得到有效地址6.微程序控制：采⽤与存储程序类似的⽅法来解决微操作命令序列的形成，将⼀条机器指令编写成⼀个微程序，每⼀个微程序包含若⼲条微指令，每⼀条微指令包含⼀个或多个微操作命令7.RISC：精简指令系统计算机，通过有限的指令条数简化处理器设计，以达到提⾼系统执⾏速度的⽬的8.中断隐指令：在机器指令系统中没有的指令，是CPU在中断周期内由硬件⾃动完成的⼀条指令，功能包括保护断点，寻找中断服务程序⼊⼝地址，关中断9.周期挪⽤/周期窃取：DMA⽅式中由DMA接⼝向CPU申请占⽤总线，占⽤⼀个存取周期10.单重分组跳跃进位：n位全加器分成若⼲⼩组，⼩组内进位同时产⽣，⼩组与⼩组间采⽤串⾏进位11.双重分组跳跃进位：n位全加器分为若⼲⼤组，⼤组内⼜分成若⼲⼩组，⼤组中⼩组的最⾼进位同时产⽣，⼤组与⼤组间的进位串⾏传送12.超标量：在每个时钟周期内同时并发多条独⽴指令，即以并⾏操作⽅式将两条或两条以上指令编译执⾏，在⼀个时钟周期内需要多个功能部件13超流⽔线：将⼀些流⽔线寄存器插⼊到流⽔线段中，好⽐将流⽔线再分道，提⾼了原来流⽔线的速度，在⼀个时钟周期内⼀个功能部件被使⽤多次14.⽔平型微指令：⼀次能定义并执⾏多个并⾏操作的微命令。
从编码⽅式上来看，直接编码、字段直接编码、字段间接编码、直接编码和字段直接和间接混合编码都属于⽔平型微指令。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章数据的表示和运算主要内容：（一）数据信息的表示1.数据的表示2.真值和机器数（二）定点数的表示和运算1.定点数的表示：无符号数的表示；有符号数的表示。
2.定点数的运算：定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。
（三）浮点数的表示和运算1.浮点数的表示：浮点数的表示范围；IEEE754标准2.浮点数的加/减运算（四）算术逻辑单元ALU1.串行加法器和并行加法器2.算术逻辑单元ALU的功能和机构2.3 浮点数的表示和运算2.3.1 浮点数的表示（1）浮点数的表示范围•浮点数是指小数点位置可浮动的数据，通常以下式表示：N=M·RE其中，N为浮点数，M为尾数，E为阶码，R称为“阶的基数（底）”，而且R为一常数，一般为2、8或16。
在一台计算机中，所有数据的R都是相同的，于是不需要在每个数据中表示出来。
浮点数的机内表示浮点数真值：N=M ×2E浮点数的一般机器格式：数符阶符阶码值 . 尾数值1位1位n位m位•Ms是尾数的符号位，设置在最高位上。
•E为阶码，有n+1位，一般为整数，其中有一位符号位EJ，设置在E的最高位上，用来表示正阶或负阶。
•M为尾数，有m位，为一个定点小数。
Ms=0，表示正号，Ms=1，表示负。
•为了保证数据精度，尾数通常用规格化形式表示：当R＝2，且尾数值不为0时，其绝对值大于或等于0.5。
对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求。
浮点数的机内表示阶码通常为定点整数，补码或移码表示。
其位数决定数值范围。
阶符表示数的大小。
尾数通常为定点小数，原码或补码表示。
其位数决定数的精度。
数符表示数的正负。
浮点数的规格化字长固定的情况下提高表示精度的措施：•增加尾数位数（但数值范围减小）•采用浮点规格化形式尾数规格化：1/2≤M <1 最高有效位绝对值为1浮点数规格化方法：调整阶码使尾数满足下列关系：•尾数为原码表示时，无论正负应满足1/2 ≤M <1即：小数点后的第一位数一定要为1。
正数的尾数应为0.1x (x)负数的尾数应为1.1x (x)•尾数用补码表示时，小数最高位应与数符符号位相反。
正数应满足1/2 ≤M<1，即0.1x (x)负数应满足-1/2 >M≥-1，即1.0x (x)浮点数的溢出判断——根据规格化后的阶码判断•上溢——浮点数阶码大于机器最大阶码—中断•下溢——浮点数阶码小于机器最小阶码—零处理。
（2）IEEE754标准根据IEEE 754国际标准，常用的浮点数有两种格式：➢单精度浮点数（32位），阶码8位，尾数24位（内含1位符号位）。
➢双精度浮点数（64位），阶码11位，尾数53位（内含1位符号位）。
•由于IEEE754标准约定在小数点左部有一位隐含位，从而实际使得尾数的有效值变为1.M 。
例如，最小为x1.0…0，最大为x1.1…1。
规格化表示，故小数点左边的位恒为1，可省去。
•阶码部分采用移码表示，移码值127，1~254 经移码为-126 ~ +127。
•格式：(-1)S ×2E×(M0.M-1……M-(P-1))•最高是数符S，占1位，0表示正、1表示负。
•指数项E，基数是2，是一个带有一定偏移量的无符号整数。
•尾数部分M，是一个带有一位整数位的二进制小数真值形式（原码）。
其规格化形式应调整阶码使其尾数整数位M0为1且与小数点一起隐含掉。
微机中三种不同类型浮点数的格式单精度浮点数最大表示范围：（-（1.1111...1）2×2+127 ~（1.1111...1）2×2+127）——±1038接近于0的最小值：单精度浮点数可以表示（（1.00...01）2×2-126）——10-38的数据而不损失精度。
微机中浮点数的三种表示形式单精度31 30 23 22 0双精度63 62 52 51扩展精度79 78 64 63 02.3.2 浮点数的加/减运算两数首先均为规格化数，进行规格化浮点数的加减运算需经过5步完成：（1）对阶操作：小阶向大阶对齐，使阶码相等。
（2）尾数运算：阶码对齐后直接对尾数运算。
（3）结果规格化：对运算结果进行规格化处理（使补码尾数的最高位和尾数符号相反）。
如溢出则需右规；如不是规格化时应左规。
（4）舍入操作：丢失位进行0舍1入或恒置1处理。
（5）判断溢出：判断阶码是否溢出，下溢则将运算结果置0（机器0），上溢则中断。
对阶运算(小阶向大阶对齐)尾数为原码时，尾数右移，符号位不动，最高位补0尾数为补码时，尾数右移，符号也移位，最高位补符号位。
(1) 求阶差(2) 对阶原则4. 算术逻辑单元ALU4.1 串行加法器和并行加法器 1）一位全加器全加器(FA)是最基本的加法单元，有加数Ai 、加数Bi 与低位的进位Ci-1三个输入，有Si 与进位Ci 共二个输出。
和表达式： Si ＝Ai ⊕Bi ⊕Ci-1进位表达式 ：Ci=AiBi+BiCi-1+AiCi-1=AiBi+（Ai ⊕Bi ）Ci-1 全加器的硬件逻辑如下图所示。
2）串行加法器（行波进位）多位二进制数据的加法可用多个全加器来完成，串行进位（又称行波进位）加法E x =E y 已对齐E x ＞ E y E x ＜E yy 向 x 看齐x 向 y 看齐M y 1,M x 1,= 0 ＞ 0＜ 0 E y +1E x +1ΔE = E x – E y =器，逻辑电路比较简单，但是最高位的加法运算，一定要等到所有低位的加法完成之后才能进行，低位的进位要逐步的传递到高位，逐级产生进位，因此运算速度比较慢。
3）并行进位全加器（先行进位）只有改变进位逐位传送的路径，才能提高加法器工作速度。
解决办法采用“超前进位产生电路”来同时形成各位进位，这种加法器为超前进位加法器。
根据各位进位的形成条件，本级Ci的逻辑表达式：C1=A1B1+(A1+B1)C0=G1+P1C0 其中:Gi=Ai·Bi 称为进位产生函数（绝对进位）Pi=Ai+Bi 称为进位传递函数（条件进位）Gi的意义是：当AiBi均为“1”时定会产生向高位的进位Pi的意义是：当Ai和Bi中有一个为“1”时，若同时低位有进位输入，则本位也将向高位传送进位。
写成通用式为：C1=G1+P1C0 （低位）C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0C4=G4+P4G3+ P4P3G2+ P4P3P2G1+ P4P3P2P1C0并行进位加法器的运算速度很快，形成最高进位输出的延迟时间很短，但是以增加硬件逻辑线路为代价。
⏹ 对于长字长的加法器，往往将加法器分成若干组，在组内采用并行进位，组间则采用串行进位或并行进位，由此形成多种进位结构。
☐ 单级先行进位：单级先行进位方式将n 位字长分为若干组，每组内采用并行进位方式，组与组之间则采用串行进位方式。
☐ 多级先行进位 ：多级先行进位在组内和组间都采用先行进位方式。
(1)单级分组先行进位链n 位全加器分若干小组，组内的进位同时产生，组与组之间采用串行进位 以 n = 16 为例当 Gi Pi 形成后经2.5 ty 产生 C 3 ~ C 0 5 ty 产生 C 7 ~ C 4 7.5 ty 产生 C 11 ~ C 8 1 0 ty 产生 C 15 ~ C 12(2)二级分组先行进位链n 位全加器分若干大组，大组中又包含若干小组。
每个大组中小组的最高位进C 15 C 14 C 13 C 12C 11 C 10 C 9 C 8C 7 C 6 C 5 C 4C 3 C 2 C 1 C 0 15 14 13 1211 10 9 87 6 5 43 2 1 0C -1位同时产生。
大组与大组之间采用串行进位。
以n = 32 为例C31 C27 C23 C19 C15 C11 C7 C3n =32 二级分组先行进位链i i i i i i i i i i i i i i i i当Gi Pi形成后经2.5 ty 产生C2、C1、C0、G1 ~ G8、P1 ~ P85 ty 产生C15、C11、C7、C37.5t y 产生C18 ~C16、C14~C12、C10~C8 、C6~C4 、C31、C27、C23、C191 0 ty 产生C30~C28、C26 ~C24、C22 ~C204.2 多功能算术/逻辑运算单元74181⏹ALU 74181 -- 进行多种算术运算和逻辑运算⏹基本逻辑结构是超前进位加法器A0～A3，B0～B3 操作数输入M: 状态控制端Cn : 最低位进位输入S0~S3 :运算选择控制端F3～F0 : 运算结果SN74181正逻辑功能16位快速ALU用74181和74182芯片构成的16位快速ALU。
74181电路：4位超前进位ALU芯片74182电路：超前进位扩展器芯片用三个16位全先行进位部件（74182）和八个74181可级连组成的32位ALU电路。
用五个16位全先行进位部件（74182）和十六个74181可级连组成的64位ALU电路由于集成器件的集成度的提高，允许更多位的ALU集成在一个芯片内。
例如AMD公司的AM29332为32位ALU,而在Intel公司的Pentium处理器中，32位ALU仅是芯片内的一部分电路。
尽管器件不同，但基本电路原理还是相似的。