数字钟设计,protel仿真

摘要

数字钟由译码及显示电路单元,时间计数电路,单元校时电路单元,振荡电路单元组成。

该系统工作原理是：振荡器产生的稳定高频脉冲信号，为数字钟的时间基准，在经过分频器输出标准秒脉冲。

译码驱动及显示单元选择74LS48作为显示译码，选择ＬＥＤ数码管作为显示单元电路。时间计数单元分为时，分，秒的计数单元，基本都是采用74LS90芯片实现的。校时电路单元是先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，本电路选用由555构成的多谐振荡器，设其振荡频率为1KHZ，能很好的实现时钟功能。

用protel制作完原理图后，导入产生PCB板，然后运用Multism软件进行仿真，一个简单的仿真模型就展现在眼前了。

关键词：Protel、数字钟、仿真、Multism

目录

引言 (1)

1.数字钟电路设计 (1)

1.1 数字钟电路系统的组成框图 (1)

1.2译码驱动及显示单元 (2)

1.3时间计数单元 (3)

1.4校时电路 (6)

1.5振荡电路 (7)

1.6 整点报时电路 (8)

1.7总体电路 (9)

2.原理图设计 (11)

2.1建立工程文件、原理图文件，设置编辑环境 (11)

2.2元件摆放布局、绘制原理图 (11)

2.3电路图的检查 (12)

2.4生成材料清单和建立网络表 (13)

3.PROTEL PCB印制板电路 (14)

3.1 创建pcb板 (14)

3.2 加载网络表 (14)

3.3布局与布线 (15)

3.4 3D图展示效果 (18)

4．利用MULTISM软件对该电路仿真 (18)

4.1仿真 (18)

4.2调试及制作 (21)

5．心得体会 (21)

参考文献 (23)

引言

Protel99SE是澳大利亚Protel Technology公司推出的一个全32位的电路板设计软计。该软件功能强大，人机界面友好，易学易用，使用该软件的设计者可以容易地设计出电路原理图和画出软件设计电路版面。而且由于其高度的集成性和扩展性，一经推出，立即为广大用户所接受，很快就成为世界PC平台上最流行的电子设计自动化软降，并成为新一代电气原理图工业标准。

Protel99SE主要有两大部分组成，每一部分各有几个模块。第一部分是电路设计部分，主要有：原理图设计系统，包括用于设计原理图的原理图编辑器Sch，用于修改和生成原理图元件的元件编辑器，以及各种报表的生成器Schlib。印刷电路板设计系统，包括用于设计电路板的电路板编辑器PCB以及用于修改，生成元件封装的元件封装编辑器PCBLib。第二部分是电路仿真与可编程逻辑器件设计，主要有：电路仿真系统，包括一个功能强大的数/模混合信号电路仿真器，能在原理图基础上进行连续的模拟信号和数字信号仿真。可编程逻辑器件设计，包括一个文本编辑器，用于编译和仿真设计结果的PCD设计以及观察仿真结果的波形。

在Protel99SE的电路设计的学习过程中，基本概念的理解和掌握是重中之重，只有这样，设计思路才能清晰，设计才能规范。本设计以能显示时，分，秒的数字钟为例来介绍Protel99SE的使用方法。

1.数字钟电路设计

1.1 数字钟电路系统的组成框图

该系统工作原理是：振荡器产生的稳定高频脉冲信号，为数字钟的时间基准，在经过分频器输出标准秒脉冲。秒计数器计满60后向频计数器进位，分计数器计满60后向时计数器进位，小时计数器按照“12翻1”的规律计数。计数器的输出经过译码器送显示器。计时出现误差时可以用校正电路进行校时、分、秒。

图1.1 多功能数字钟系统组成框图

主体电路是有功能电路部件或单元电路组成的。在设计时选用了相同的元器件，以避免不匹配。下面介绍各功能部件与单元电路的设计。

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。在其进位计数的基本功能上，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

数字钟的结构组成：

1）译码及显示电路单元

2）时间计数电路单元

3）校时电路单元

4）振荡电路单元

1.2译码驱动及显示单元

选择74LS48作为显示译码电路如图2.2所示；选择ＬＥＤ数码管作为显示单元电路。由74LS48把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。在LT=RBI=1的条件下，及使能输入BI/BRO=1时，锁存器不工作，译码器的输出随输入码的变化而变化。而七段数字显示器共阴极，输入高电平有效，发光二极管导通发亮

图1.2 译码电路

1.3时间计数单元

1）秒与分的个位与十位的连线电路

图1.3秒的个位与十位连线电路

计数器芯片74LS90的RO1和RO2是清零端，当两端都为1时，将清零，R91和R92是置“9”端。清零时R91和R92中至少有一个端为0，不使置1以保证清零可靠进行。当给计数器的秒个位CP0端施加脉冲信号时，开始计数，输出端QA～QD将结果输出给译码器。当秒个位输出结果是1010时，一方面将QB,QD的低电平通过与非门后的结果1再通过非门后的结果0输送给秒十位的计数器CP0端，实现进位，并驱动秒十位计数器工作。另一方面QB,QD的高电平接到RO1和R02上，使秒个位自动清零。由此，达到秒个位清零，并同时向十位进位的目的。同理于秒十位，当其输出端结果为0110时，其QB,QC的结果接到RO1和R02上，使秒自动清零，分个位进位。此时数码显示器的秒个位的数字从0变化到9，十进制状态；秒十位在个位的进位下从0变化到5，六进制状态。