片式压敏电阻及其应用

目前，片式叠层压敏电阻产品的标准电容值为数十 pF 到几千 pF 不等，可适用于从普通 的音频、视频信号到符合 USB1.1 标准，即数据传输率最高为 12Mbps 的电子线路。
对于更高的传输速率，可以考虑在压敏电阻的制作原料中添加 Sb2O3 以降低材料的介 电系数和在片式叠层压敏电阻内部设计制作串联微间隙来降低片式叠层压敏电阻的电容量。
外电极 端电极 （接外电极）
金属氧化物层
外电极
图3 压敏电阻以 ZnO 为主要原料，并添加 Bi、Sb、Co 等。由于 ZnO 的晶粒是一种半导体， 电阻率只有 0.1～1Ω·cm。而添加物存在于晶粒之间的边界层，电阻率极高，为 1012～ 1013Ω·cm。这样 ZnO 粒子中的电子要想到达临近的粒子，就必须要穿过边界层，这需要一 定的能量，通常要 2～3V 的电压。片式压敏电阻内部，ZnO 粒子排列在内部电极之间，电 流方向则由所施电压决定，见图 4。
有一个问题必须提出的，就是压敏电阻固有的静电容问题（这在普通的圆片式压敏电阻 中同样存在）。随着线路传输速度的不断提高，吸收元件的静电容、线路寄生电感等带来的 影响已经成为静电放电保护设计中不容忽略的问题。合理的参数选择和布线设计对保证信号 的稳定性和完整性十分重要。
对于低频电路，吸收元件的大电容是有益的，因为它可以滤去高频干扰而使低频信号顺 利通过。
响很大。片式叠层压敏电阻由于采用并联叠层结构，压敏电压仅与单层介质的厚度有关，而 与整片 的厚度无关 ，因此可以 在流延工序 中通过控制 陶瓷层的厚 度灵活调整 器件的压敏 电 压。 2 片式叠层压敏电阻的结构和工作原理
图 3 是片式叠层压敏电阻的外形和内部结构。
金属氧化物层
电极（银、钯）
端电极 （接外电极）
敏电阻和硅齐纳二极管无法达到的优点，因而是一些新型电子产品如计算机、手机、个人数
字助理等的瞬态过电压抑制，尤其是静电放电保护的首选元件。
随着我国移动通信业国产化率的显著提高，以及计算机、网络的高速发展，越来越多的
小型低功率电子元件将投入使用，静电放电造成的潜在威胁也将越来越大。因此，在电子产
品中采用片式叠层压敏电阻将是一种明智的选择，对提高电子产品的可靠性将有不可估量的
作用。
4 片式叠层压敏电阻及其应用例
4.1 片式叠层压敏电阻
这里以日本 MARUWA 公司片式叠层压敏电阻为例说明其基本类别及应用范围。
为比较片式压敏电阻的主要技术性能，下面是经常用到的一些术语：
● 最大允许电路电压，VACrms，VDC（V）：正常工作时，压敏电阻两端可以连续施加的最 大电压。
● 峰值浪涌电流耐量，IMAX（A）：8/20μs 的电流浪涌波施加时，能承受的最大电流峰值（一 次）。
在片式叠层压敏电阻内部，氧化锌陶瓷层与金属内电极层是相互交替叠合的结构，相邻 的两内电极与所夹 的陶瓷层组成一个单层“压敏电阻”，这些小的 “压敏电阻 ”又通过外电极彼 此并联在一起，从而大大提高了叠层压敏电阻的有效电极面积，使得瞬态过电压所产生的热 量能均匀地耗散在外电极间的整个区域内，从而保证了元件高的能量耐受能力。
和 TVS 管尺寸的 1/4 到 1/3。2×1.25mm、1.6×0.8mm 和 1×0.5mm 等尺寸标准也很快得到 了应用。日本的村田制作所和松下公司甚至在 1997 年和 1998 年就已创纪录地推出了
0.5×0.25mm 型片式叠层压敏电阻。 ② 能量耐受能力和通流能力更高
为说明这一问题，以西门子－松下公司生产的圆片型压敏电阻和片式压敏电阻的性能进
另外，合理的选择压敏电阻的安装位置也十分重要。一个好的静电放电吸收元件安装位 置可以将受保护芯片两端的静电放电瞬态电压降至最小。
对于高速瞬态静电放电来说，布线的寄生电感是不能不考虑的问题，布线电感在高频下 表现为一个阻抗元件。如图 6，L2 能够阻挡部分残余的静电放电脉冲，因此，设计时应使 L2 最大，即吸收元件离受保护芯片尽可能远。
4
而不是信号（数字）接地线。这样可以将静电放电脉冲直接导向信号传输系统外部，避免引
起噪声信号的对地反弹，从而将线路中的干扰降至最小（参见图 7）。
金属外壳
金属外壳
a) 没有静电放电吸收元件， 放电电流直接流过线路
b) 使用静电放电吸收元件，放电 电流通过外壳进入大地
图7
总之，片式叠层压敏电阻是一种表面安装瞬态过电压保护元件，具有许多传统圆片式压
氧化锌材料本身的响应速度极快，响应时间小于 500ps。传统的圆片式氧化锌压敏电阻 的响应速度较慢主要是由其封装和引线带来的寄生电感造成的。片式叠层压敏电阻由于完全 采用表面安装形式，无任何引线和外部封装，几乎是零电感，因此响应时间极短，仅为 1ns～ 5ns，而且电压过冲很小。
2
⑤ 压敏电压易调 圆片式氧化锌压敏电阻的压敏电压不仅与材料配方和器件厚度有关，而且受制造工艺影
行比较，详见表 1 所示。 表1
项目
圆片型
片式
型号 面积 压敏电压 Imax (8/20μs) Wmax(2ms)
CN1812K11G 0.196cm2 18V 100A 0.3J
S05K11 0.144cm2
18V 800A 1.9J
由表 1 可见，对于压敏电压相同的圆片型和片式压敏电阻产品，后者的 8/20μs 脉冲电 流峰值和 2ms 方波能量耐受能力可分别达到前者的 8 倍和 6 倍。这是因为叠层结构使得可 用电极的面积增加，也使电流分配更加均匀所造成的。
被保护线路
图6 原则上，静电放电吸收元件应直接安装在接线端后部，成为电路保护的第一道“防线”。 另一个重要设计是减小静电放电吸收元件与数据传输线之间的距离。寄生电感 L3 会引 起电压过冲并增加吸收元件的响应时间。因此，设计时最好能够将片式叠层压敏电阻外电极 与线路直接焊接在一起。 最后需要注意的是，静电放电吸收元件的接地端应该选择设备的机壳（框架）接地线，
内电极
+
氧化锌晶粒 电 流
边界层
A
内电极
_ －
电压 V
＋
压敏电压
图4
图5
压敏电阻的上述特性，使得压敏电阻在一定电压下，内部晶粒间的阻值非常大，呈绝缘
状态。但电压超过某值之后，内部内阻急剧下降，电极之间开始有电流通过。利用这一特性，
在被保护线路中如有异常电压侵入，压敏电阻就将导通，而将保护电路的电压维持在正常水
片式压敏电阻及其应用
钱振宇，史建华 随着电子产品小型化和多功能化的发展，集成电路的集成度和速度大幅度提高，表面贴 装技术得到广泛应用。与此同时，电路的敏感度也在不断提高，电路中的半导体芯片在电脉 冲的冲击下显得越来越脆弱。通过传导和感应进入电子线路的各类电磁噪声、浪涌电流、甚 至人体静电放电都能使整机产生误动作或损坏半导体元器件。芯片内部的保护电路由于受到 芯片空间的限制，无法做得很大，不可能将完善的、保护芯片的线路和器件一起集成在芯片 里面，这样就有必要为芯片安装辅助的片外静电放电抑制器件。传统的圆片型氧化锌压敏电 阻由于尺寸过大、压敏电压过高、响应速度慢、能量耐受能力小等缺点，不能满足新型电子 产品静电放电保护的要求。而目前片式叠层氧化锌压敏电阻已在逐渐取代圆片型压敏电阻， 甚至硅瞬变电压吸收二极管（TVS 管），成为新型电子产品静电放电保护的首选元件。 图 1 是日本 MARUWA 公司提供的采用硅瞬变电压吸收二极管与片式叠层氧化锌压敏 电阻来抑制静电放电效果的试验对比，用来说明为什么片式叠层氧化锌压敏电阻会成为新型 电子产品静电放电保护的首选元件。图中的试验配置（ 图 a ）是参照 IEC 61000-4-2 标准 （ 我国的 GB/T 17626.2 标准与之等同 ）关于静电放电波形校准的要求来布局的。图 b 是 不采用任何抑制措施时得到的放电波形；图 c 和图 d 分别是采用硅瞬变电压吸收二极管和 片式叠层压敏电阻以后得到的放电波形。很明显，尽管放电波形在采用抑制器件以后受到了 限制，图 c 和图 d 的大部分波形被拉平了，但是两者还是有明显差异，其中图 c 的前端有 一根“尖刺”，而图 d 则没有。差异的产生原因是硅瞬变电压吸收二极管的响应速度非常快， 达到 ns 级，而放电波形的前沿也是 ns 级，因此在波形吸收的瞬间，吸收电流的电流变化 率（di/dt）非常高，尽管硅瞬变电压吸收二极管（TVS 管）的管脚可以剪得很短，毕竟还 是有一定分布电感 L，所以在放电电流吸收的瞬间还是有一个相当量级的 Ldi/dt 存在，这就 是出现尖刺的主要原因。对图 d 来说，片式叠层压敏电阻具有与硅瞬变电压吸收二极管相 似的响应速度，但是压敏电阻本身又具有一定相当数量的一个静电容，正是这个电容的存在， 滤除了本应存在于波形前端的尖刺。这样看来一个片式叠层压敏电阻可以等效于一个硅瞬变 电压吸收二极管再加上一个滤波电容（图 2），因此用片式叠层压敏电阻可以取得比硅瞬变 电压吸收二极管更好的静电放电抑制效果。
图2 1 片式叠层压敏电阻的特点
片式叠层压敏电阻是一种基于氧化锌压敏陶瓷材料，采用特殊的制造和处理工艺而制得
的高性能电路保护元件，其伏安特性能够为受保护电路提供双向瞬态过压保护。
与传统的圆片型氧化锌压敏电阻相比，片式叠层压敏电阻具有以下优点：
① 体积更小
目前 3×1.5mm 已经成为片式叠层压敏电阻的标准尺寸，这仅为同类圆片型压敏电阻器
3
尽管常用的集成电路内部有一定的静电放电保护能力（例如为 2kV），但使用者在接触 电子设备和电路时所产生的静电放电电压和电流峰值能够在 1ns 的时间内上升到 15kV 和 100A，大大超出了集成 电路芯片的保护能力。美国静电协 会对电子产品损坏原因的评估表 明，大约 27％～33％是由静电放电引起的。由此可见，在电子线路中引入辅助的静电放电 保护措施，如添加静电放电吸收元件，以减少静电危害造成的损失是十分必要的。
而对于高频电路则完全相反，吸收元件的大电容会导致信号恶化，降低电路对信号的识 别能力。在通用串行总线标准 USB2.0 所支持的最高传输率为 480Mbps 的数据传输线路中， 加入电容量仅为 10pF 的静电放电吸收元件就足以使其信号的上升和下降时间增加 140％。 因此，高频信号传输线路中的静电放电吸收元件必须具有足够小的电容量以保证传输数据的 连续和完整，这必然要求片式叠层压敏电阻向低电容和超低电容化的方向发展。
静电放电 吸收元件
●静电接触放电波形（无吸收元件） ●TVS 管
吸
吸
收
收
电
电
压
压
V
ቤተ መጻሕፍቲ ባይዱ
V
●MARUWA 公司 CUS10A080M-TP 压敏电阻
吸 收 电 压 V
b) 时间（ns）
c) 时间（ns）
图1
1
d) 时间（ns）
一个片式叠层压敏电阻相当于由一个双方向的 TVS 管（或者两个单方向的 TVS 管）与一个贴片电容组成的保护电路，故在体积和吸收性能方面都占优
平下，见图 5。
3 片式叠层压敏电阻在静电放电保护中的应用
静电放电在日常生活中极为常见。由于其现象极微弱，发生时人们几乎没有觉察，但对
于“脆弱”的电子设备却可能是致命的。静电放电可以通过电子产品的按键、旋钮、电源、接
线端等与内部电路相连通的部分进入产品内部，轻则产生信号扰动，重则可能使电路中某一
元件失灵甚至彻底损坏。
同时，叠层结构使得器件具有类似大电流功率晶体管的外电极电流注入模式，这对于实 现其大通流容量同样重要。 ③ 残压比小，保护性能好
压敏电阻保护性能的好坏主要取决于残压比（大电流通过时的限制电压与压敏电阻的压 敏电压之比）。由于采用多层结构，当脉冲电流峰值一定时，流过片式叠层压敏电阻两内电 极间的电流仅为 I/n (n 为内部陶瓷层数) ，其残压比必然较小。因此，对于压敏电压相同的 片式叠层压敏电阻和圆片式产品相比，前者的保护性能将显著好于后者。 ④ 响应速度更快、电压过冲小
可以使用片式叠层压敏电阻作为静电放电吸收元件的电子产品很多，包括汽车内部的电 子系统（设备）、电源、计算机及其周边设备、办公室设备如复印机、传真机和打印机的按 键/控制器、消费型电子设备如 DVD、VCD、机顶盒，通讯设备如调制解调器、无线局域网、 手机/无绳电话和寻呼机等等。
进入电子系统内部的静电放电，当其电压超过静电放电抑制器的压敏电压，吸收元件就 会导通，将大部分的静电放电能量导向接地端，残余的能量在传输过程中仍会减弱，到达内 部电路时已经降到很低的水平，不会再对电路构成危害。