组合逻辑电路

3位二进制泽码器有3个输入端A2、A1、A0，23 = 8个输出端 Y0~Y7，故称3线--8线泽码器。其真值表如表3. 5. 1所示。
根据真值表写出各输出表达式为:
Y0 A2 A1A0 m0 Y1 A2 A1A0 m1 Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y4 A2 A1A0 m4 Y5 A2 A1A0 m5 Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
通过，只有一人同意则结果被否定。试用与非门实现逻辑电 路。
下一页 返回
3. 3 组合逻辑电路的设计
解:(1)分析设计要求，确定输入输出变量。设A, B, C分别代 表三个人，用Y表示表决结果。则根据题意A, B, C分别是电 路的三个输入端，同意为1，不同意为。Y是电路的输出端， 通过为1,否定为0。
组合逻辑电路的结构特点是:由门电路构成，电路中没有记忆 单元，只存在从输入到输出的通路，没有反馈回路。组合逻 辑电路可以有一个或多个输入端，也可以有一个或多个输出 端.
组合逻辑电路功能的描述方法主要有:逻辑表达式、真值表、 卡诺图和逻辑电路图等。
研究组合逻辑电路的主要任务是: (1) 分析已给定组合电路的逻辑功能。 (2) 根据命题要求，设计组合逻辑电路。 (3) 掌握常用中规模集成电路的逻辑功能，选择和应用到工程 实际中去。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
上一页 下一页 返回
3.2 组合逻辑电路的分析
(2) 将得到的输出表达式整理成一般与或式。
Y Y2 gY3 AgABgBgAB A( A B) B( A B)
AB AB
(3) 根据逻辑函数式列出真值表。将2个输入变量的各种取值 组合一一列出，并填写对应的输出变量的值，如表3. 2. 1所 示。
在数字系统中，要表示的信息量越多，二进制代码的位数就 越多。n位二进制代码有2n个状态，可以表示2n个信息。对N 个输入信号进行编码时，可根据公式2n≧N来确定二进制代 码的位数。
常用的编码器有二进制编码器、二一十进制编码器、优先编 码器等。
3. 4. 1二进制编码器 二进制编码器是将2n个输入信号转换成n位二进制代码输出的
题意要求用与非门实现，故将最简与或表达式变换为与非一 与非式，得 Y BC AC AB AB BC AC
(4)画出对应的逻辑电路图，如图3.3.2所示。
上一页 返回
3. 4 编码器
数字系统中存储或处理的信息常常是用二进制码表示的。将 具有特定意义的信息编成相应的二进制代码的过程称为编码。 实现编码功能的逻辑电路称为编码器。
Y=1;当A,B, C输入端中有奇数个1时，输出Y=0。故该电路是 3位的判偶电路，又称为偶校验电路。
上一页 返回
3. 3 组合逻辑电路的设计
3. 3.1 组合逻辑电路的设计步骤 1.分析设计要求，确定逻辑变量 2.根据设计要求列出真值表 3.简化和变换逻辑表达式 4.画出逻辑电路图
3. 3. 2 组合逻辑电路的设计举例 例3. 3.1 我们设计一个三人表决电路，最少二人同意结果才可
返回
3.2 组合逻辑电路的分析
3. 2.1 组合逻辑电路的分析步骤 组合逻辑电路的一般分析步骤如下: 1. 写出输出逻辑表达式 观察逻辑电路的组成，根据给定的组合逻辑电路Biblioteka Baidu，从输入
到输出逐级写出各逻辑门的逻辑表达式，最后得出输出端与 输入信号的逻辑表达式。 2. 将逻辑表达式变为一般与或式 3. 列出真值表 根据一般与或式列出对应的真值表。 4. 确定电路的逻辑功能 根据真值表的特点分析逻辑电路的规律，最后确定该组合电 路的逻辑功能。
(2)列出真值表如表表3. 3. 1所示。 (3)化简和变换逻辑表达式。 根据真值表写出逻辑表达式，并化简为
Y ABC ABC ABC ABC BC AC AB
上一页 下一页 返回
3. 3 组合逻辑电路的设计
或用卡诺图法化简，如图3. 3. 1所示
可得:
Y BC AC AB
路处于编码状态，即允许编码。只有当 I7 ~ I0 全为1时，YS 才 为0，其余情况 YS 均1，故 YS 0 表示“电路工作，但无
编码输入”;当I7 ~ I0
至少有1个为有效电平时YE，X 0
，
表示“电路工作，且有编码输入”。
当 S 0 时，根据不同的优先级别输出对应的编码。在 I7 ~ I0
第3章 组合逻辑电路
3.1 概述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设讨 3.4 编码器 3.5 译码器 3.6 数据选择器 3.7 数据分配器 3.8 加法器 3.9 数值比较器 3.10 组合逻辑电路中的竞争与冒险
3.1 概述
组合逻辑电路的功能特点是:电路在任意时刻的输出状态只取 决于该时刻的输入状态，而与电路的原有状态没有关系。
Y Y1 Y3 Y4 Y5
(3)画出对应的逻辑函数的电路图，如图3. 5. 4所示。
上一页 下一页 返回
3. 5 译码器
如果本题采用高电平输出有效的泽码器设计时，则表达式可 写为
Y=Y1+Y3+Y4+Y5
则其对应的逻辑函数的电路图如图3. 5. 5所示。
二、二进制译码器的扩展
图3. 5. 7所示为两片CT74 LS138构成4线--16线泽码器， CT74LS138(1)为低位片，CT74LS138(2)为高位片。
上一页 返回
3. 5 译码器
泽码是编码的逆过程，它的功能是将具有特定含义的二进制 代码转换成对应的输出信号。具有泽码功能的逻辑电路称为 泽码器。泽码器可分为两种类型。一种是将输入代码转换成 与之唯一对应的特定信号，如二进制泽码器、二一十进制泽 码器。另一种是将一种输入代码转换成另一种代码的输出， 如显示泽码器。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑
电路称为二进制泽码器。图3. 5. 1表示二进制泽码器的方框图， 它有n个输入变量(即n位的二进制代码输入)，2n个输出变量， 每一组输入代码唯一对应一个输出代码。
下一页 返回
3. 5 译码器
下面以3位二进制泽码器为例，分析泽码器的电路结构和工作 原理。
画出对应的逻辑电路图如图3. 4. 2所示，与8线---3线编码器相 似，I0也可以不画。
3. 4. 3优先编码器 前面讨沦的编码器在2个或2个以上的输入信号同时有效时，
其输出将是混乱的。在实际应用中，经常会遇到2个及以上的 输入信号同时有效的情况。如火车站的特快、普快、慢车三 种类型的客运列车可能会同时要求进站，但指示列车进站的 逻辑电路在某一时刻只能响应其中一个请求。因此，必须根 据事情的轻重缓急，规定好这些控制对象允许操作的先后顺 序，即优先级别。对多个请求信号的优先级别进行编码的逻 辑电路称为优先编码器。输入信号优先级别的高低由设计者 根据工作需要事先设定。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
Y3 I8 I9 I8 I9 Y2 I4 I5 I6 I7 I4 I5 I6 I7 Y1 I2 I3 I6 I7 I2 I3 I6 I7 Y1 I1 I3 I5 I7 I9 I1 I3 I5 I7 I9
上一页 下一页 返回
3. 4 编码器
上一页 下一页 返回
3. 5 译码器
例3.5.1 试用CT74LS138实现逻辑函数 Y AC AB 解:(1)写出函数的最小项表达式
Y ABC ABC ABC ABC m1 m3 m4 m5 m1 m3 m4 m5
(2)令A=A2 、 B=A1、C=A0，则上式可以写为
上一页 下一页 返回
3. 4 编码器
图3. 4. 3所示为8线一3线优先编码器CT74LS148的逻辑功能 示意图。其真值表如表3. 4. 3所示。
为了便于级联扩展，CT74LS148优先编码器增加了使能端 S
(低电平有效)和优先扩展端 YEX 和 YS 。当 S 1时，电路处
于禁止状态，即禁止编码，输出均为高电平;当 S 0 时，电
辑功能示意图如图3. 5. 3所示。 CT74LS138功能如表3. 5. 2所示。 由真值表可知，当电路工作时，输出低电平有效，其表达式
如下所示。
上一页 下一页 返回
3. 5 译码器
Y0 A2 A1A0 m0 Y4 A2 A1A0 m4
Y1 A2 A1A0 m1 Y5 A2 A1A0 m5
当输入A3=0时，低位片CT74LS138 (1)工作，当输入 A3A2A1A0在0000~0111之间变化时， Y0 ~ Y7对应的输出端输 出有效的低电平0，而此时高位片CT74LS138(2)因A3=0，被 禁止泽码，输出 Y8 ~ Y15 为高电平1。
上一页 下一页 返回
3. 5 译码器
逻辑电路。
下一页 返回
3. 4 编码器
3.4.2二一十进制编码器 二一十进制编码器是将十进制的10个数码n~9编成二进制代
码的逻辑电路。这种二进制代码又称为二一十进制代码，简 称BCD码。该编码器有10个输入端，4个输出端，是10线--4 线编码器，真值表如表3.4.2所示。 根据真值表得10线--4线编码器对应的输出逻辑函数表达式如 下:
上一页 下一页 返回
3. 5 译码器
可看出，3线--8线泽码器的8个输出逻辑函数为8个不同的最 小项，即为3个输入二进制代码变量的全部最小项，所以把这 种泽码器称为全泽码器，又称最小项泽码器。
根据表达式画出逻辑电路图，如图3. 5. 2所示。 CT74LS138是由TTL与非门组成的3线--8线泽码器，它的逻
Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
解:(1)根据逻辑电路写出输出函数的表达式。
Y1 A B Y Y1gC
(2)将表达式整理成一般与或式。
Y ABC (AB AB) e C ABC ABC ABC ABC
上一页 下一页 返回
3.2 组合逻辑电路的分析
(3)根据逻辑函数式列出真值表，如表3.2.2所示。 (4)根据真值表分析电路的功能。 由真值表可以看出:当A, B, C输入端中有偶数个1时，输出
下一页 返回
3.2 组合逻辑电路的分析
3.2.2 组合逻辑电路的分析举例 已知组合逻辑电路如图3.2.1所示，试分析该电路的逻辑功能。 解: (1)根据逻辑电路逐级写出各逻辑门的表达式，最后写出输出
函数的表达式。
Y1 AB Y2 AgY1 AgAB Y3 BgY1 BgAB Y Y gY AgABgBgAB