DDS王刚原件0904210246

电子线路课程设计直接数字频率合成器目录1摘要与关键字------------------------------------------------32实验要求说明------------------------------------------------3 实验内容---------------------------------------------------3 实验目的---------------------------------------------------3 实验要求---------------------------------------------------43整体电路设计原理--------------------------------------------4 基本框图---------------------------------------------------4 工作原理---------------------------------------------------4 整体电路图-------------------------------------------------54各子模块设计原理--------------------------------------------6 频率预置和调节电路-----------------------------------------6 累加器-----------------------------------------------------7 波形存储器-------------------------------------------------8 DDS电路---------------------------------------------------9 分频电路--------------------------------------------------10 测频电路--------------------------------------------------10 译码电路--------------------------------------------------11 显示电路--------------------------------------------------12 5 调试仿真及下载------------------------------------------13仿真（示波器）波形----------------------------------------146 设计感想---------------------------------------------------15问题与解决---------------------------------------------15收获与感受---------------------------------------------16参考文献---------------------------------------------------16一摘要报告内容为设计一个具有清零、使能、频率控制、相位控制、输出多种波形(包括正余弦、三角波、锯齿波、方波)、经过D/A转换之后能在示波器上显示的直接数字频率合成器。

直接数字频率合成技术是一项非常实用的技术，它广泛的应用于数字通信系统。

报告分析了DDS的设计原理和整个电路的工作原理，介绍了ROM查找表设计和相位累加器设计，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程。

在试验中我们用到了QuartusII 7。

0软件。

AbstractThe report tells Direct digital synthesizer can control using、reset、change frequency and phase、output various wave form(including sine(cosine)，triangle wave，sawtooth，square waveform)and after conversion after also displayed on the oscilloscope。

Direct digital synthesizer technology is a useful subject ，it’s widely applied in digital communication。

Also，it analyzes the theory and design about direct digital synthesize(DDS) and analyzed the principle of all work and explained the designing principle of different parts separately and describes the principle and features of DDS 。

The realizing method of ROM finding-table and phase counter and introduced in detail。

At the same time it introduced the debugging，simulating，compiling，programming。

with the help of QuartusII 7。

0 we complete well。

关键字DDS ROM QUARTUSII 输出波形频率相位控制KeywordsDirect digital synthesizer ROM QuartusIIoutput various wave form frequencyand phase二实验要求说明1实验内容本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II完成设计、仿真等工作，并进行硬件测试，通过示波器观察输出信号波形。

2实验目的学习使用FPGA实现直接数字频率合成器(DDS)。

3实验要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM 实现，ROM结构配置成4096×10类型；3)具体参数要求：频率控制字K取4位；基准频率fc=1MHz，由实验板上的系统时钟分频得到；4)系统具有清零和使能的功能；5)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6)通过开关控制改变DDS的频率和相位控制字，并能用示波器观察加以验证；7)在数码管上显示生成的波形频率；8)充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；9)设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；10)考虑节省ROM空间的设计，例如只提供四分之一的波形或者半波形。

三整体电路设计原理1．基本框图2 工作原理DDS的基本结构主要由相位累加器、相位调制器、正弦波数据表(ROM)、D/A 转换器构成。

相位累加器由N位加法器N位寄存器构成。

每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。

这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。

由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。

由于相位累加器为N 位，相当于把正弦信号在相位上的精度定为N 位，所以分辨率为1/2N 。

若系统时钟频率为f c ，频率控制字fword 为1，则输出频率为f OUT =f C /2N ，这个频率相当于"基频"。

若fword 为K ，则输出频率为：f out =K* f C /2N当系统输入时钟频率f C 不变时，输出信号的频率由频率控制字K 所决定。

由上式可得：K=2N *f out /f C其中，K 为频率字，注意K 要取整，有时会有误差。

选取ROM 的地址时，可以间隔选项，相位寄存器输出的位数D 一般取10-16位，这种截取方法称为截断式用法，以减少ROM 的容量。

D 太大会导致ROM 容量的成倍上升，而输出精度受D/A 位数的限制未有很大改善。

DDS 工作流程示意图：3整体电路图四各子模块设计原理1频率，相位预置和调节电路1）设计原理：K为相位增量，也叫频率控制字。

DDS的输出频率表达式为fout =K* fC/2N，当K=1时，DDS输出最低频率(也即频率分辨率)为fc/2N，而DDS的最高输出频率由Nyquist采样定理决定，即fc/2，也就是说K的最大值为2N-1。

因此，只要N足够大，DDS可以得到很细的频率间隔。

要改变DDS的输出频率，只要改变频率控制字K即可。

设计模块时，用74163设计模16模块，1HZ信号输入让其变化。

该模块有清零和保持端，由开关控制，以便计数到需要值时保持或清零。

输出作为频率控制字低四位，高八位置零，输入累加器进行累加。

相位控制高四位，低八位置零，用十二位全加器与累加器输出直接相加。

由频率控制字控制频率的低4位，使频率在0Hz～16Hz间变化，从而达到控制频率的目的由相位控制字控制相位的高4位，使相位较大幅度的变化，从而达到改变相位的目的。

2）电路图如下：封装：KFK为频率控制开关，KXK为调节相位开关，FK接入累加器，XK接入全加器。

2累加器与全加器1)设计原理：相位累加器由12位加法器与12位寄存器级联构成。

每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。

寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。

这样，相位累加器在时钟作用下，进行相位累加。

当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。

累加得到的地址与十二位相位相加，是整体地址平移，从而达到改变相位的目的。

3) 累加器电路图如下：封装NK：十二位调频输入端；N累加地址输出端；3） 12位全加器原理图封装4）各封装模块电路1 ADDD四位全加器2 JCQ寄存器3波形存储器1）LPM_ROM的设定利用VC程序产生ROM数据值,程序如下:#include"stdio。