基于单片机与CPLD的综合应用设计
毕业设计137基于单片机+CPLD体系结构的信标机设计
基于单片机+CPLD体系结构的信标机设计摘要在机场的无线电通信导航设备中，信标机是一种重要的导航设备，因此对信标机的研究和设计具有十分重要的战略意义。
我撰写的论文题目是基于“单片机+CPLD体系结构的信标机设计”，此论文主要针对现在使用的信标机设计技术及元器件类型相对陈旧，实现功能过于手工化、分离元件过多，体积大、重量大、维修困难等问题，为实现设备的小型化、模块化和标准化，进一步提高设备的集成度和可靠性，提高智能化，为此，我根据目前广泛应用于各类仪器、设备中的单片机、CPLD器件，对基于单片机+CPLD体系结构的信标机设计方法进行了浅显的探讨。
设计的主要内容如下:1.对单片机、CPLD和FPGA性能特点进行分析，提出了基于“单片机+CPLD体系结构”的信标机设计方案;2.在CPLD中实现音频信号分频的计算方法，给出了设计原理图;3.单片机与CPLD接口以总线方式实现译码、数据和控制锁存功能的VHDL设计;4.信标发射机的设计;5.给出了整机监控流程图和单片机监控程序的编制。
本文详细介绍了信标机的实现方法，对实现信标机的小型化、微机化进行了有益的尝试，具有一定意义。
关键词单片机信标机 CPLDBased on “MCU+CPLD Architecture”to design beacon tranmitterAbstractBeacon transmitter is an important device to the wired comunication and navigation in airport,so it's of great strategic value to make applied researches.This paper's name is baseed on "MCU+CPLD Architecture" to design beacon transmitter. this thess points out some disadvantages of device ,such as technology backward in technique and type of components obsolete，manual operations，many absolute components，very large size and weight,operating and maintaining diffculty. In order to small size and modules and standardization ,and improve the device's intergrated and very high enough realiability ,intelligence, I explored the methodof beacon transmitter's designing based on "MCU+CPLD Architecture",according to MCU,CPLD components applied to the many instrument and device.The major work of this dissertation is as follows.1. Analysising the feature of MCU,CPLD, FPGA, I provided the method of beacon transmitter basee on "MCU+CPLD Architecture".2. Audio signal frequency is implemented in CPLD,give the schematic of the designing.3. Decording,latching data controlling signals are implemented in CPLD by interface between MCU and CPLD.4. Beacon transmitter's designing.S. Drawing the flow chart and making the MCU controlling and monitered programe.This paper introduced the method of the beacon transmitter, and gived the advantage tastes bymaking beacon transmitter very small size and controlled by computer.Key words MCU beacon transmitter CPLD目录第一章绪论 (1)1.3研究背境 (2)第二章解决方案、设计内容和技术难点 (3)2. 1解决方案 (3)2.1.1 CPLD/FPGA器件及EDA设计技术 (3)2.1.2“单片机+CPLD体系结构”的特点 (5)2.2设计内容 (7)2.2.1信标机的系统结构框图 (7)2.3技术难点 (8)2. 3. 1 CPLD与单片机的接口方式 (8)2. 3. 2 CPLD片内功能的实现 (8)2.3.3可编程逻辑器件的选型 (8)第三章CPLD片内逻辑功能设计 (9)3. 1 CPLD选型 (9)3. 1. 1 CPL。
一种实用单片机和CPLD最小应用系统的设计
Technical Communications
《自动化技术与应用》２００９ 年第 ２８ 卷第 ８ 期
一种实用单片机和 CPLD 最小应用系统的设计
毕立恒， 刘玉宾 （黄河水利职业技术学院 自动化工程系，河南 开封 ４５３００２）
摘 要：单片机应用系统中，通常由程序存储器、Ａ／Ｄ 电路、Ｄ／Ａ 电路、数据存储器、键盘、显示器、通信接口等部分组成。传统 的设计要用到一些专用的可编程接口器件或多片标准逻辑器件设计接口电路，器件多必然带来 ＰＣＢ 面积大、布线困难、可靠 性减低等缺点，难以实现产品达小型化、集成化和高可靠性。随着 Ｆ Ｐ Ｇ Ａ 和 Ｃ Ｐ Ｌ Ｄ 的发展， 用 Ｆ Ｐ Ｇ Ａ 和 Ｃ Ｐ Ｌ Ｄ 取代 ＴＴＬ／ＣＯＭＳ 逻辑电路在嵌入式应用设计中得到越来越多的应用。
Abstract: In single-chip application system, the system is composed of memorizer, A/D, D/A, and some special programmable devices. This paper discusses the design of the system by using the FPGA and CPLD devices to replace the TTL/COMS devices.
Key word: single-chip; CPLD; bus
１ 引言
ＣＰＬＤ（复杂可编程逻辑电路）是一种具有丰富的可编 程 Ｉ ／ Ｏ 引脚的可编程逻辑器件， 具有在系统可编程、使 用方便灵活的特点； 可实现常规的逻辑器件功能和复杂 的时序逻辑功能。单片机具有功能灵活、易于人机对 话、良好的数据处理能力、和很高的性价等特点。在功 能上，单片机与 ＣＰＬＤ 有很强的互补性。ＣＰＬＤ 同单片机 接口，可以作为单片机的一个外设，实现单片机所要求的 功能。通过把数字部分做进 ＣＰＬＤ 中，省去了绝大多数 中规模集成电路， 例如， 实现常用的地址译码、锁存器、 ８２５５ 等功能；也可实现扩展串行口等单片机所要求的特 殊功能。实现嵌入式应用系统的灵活性， 也提高了嵌入 式应用系统的性能。把 Ｃ Ｐ Ｌ Ｄ 应用于嵌入式应用系统， 同单片机结合起来， 更能体现其在系统可编程、使用方 便灵活的特点。以此两类器件相结合的电路结构在很多
单片机与CPLD的应用
璐
删ⅧＣ
Ｑ】（ＱＤ
业一／Ｐ００
７４３２四Ｌ Ｄ｛ Ｑｌ
跑
观
婵
ｐ０Ｂ
ＤＢ
ＱＢ
Ｐ０４
Ｄ４
饼
Ｐ０５ Ｐ０６
Ⅸ Ⅸ
Ｑ５ Ｑ６
Ⅵ
Ｉ＝
勉Ｌ
盟！
咝
一
ｊ
迦
逖
迹 迹
模式。各个对象采用的三总线连接．根据这种电路
结构。这里给出一种单片机同ＣＰＬＤ的总线接口模
式。如图４所示。 ＭＣＵ
ＣＰＬＤ
卅
卜
Ｐ０ 弋双向数据总线ｙ； Ｉｏ
图６原理图输入设计ＣＰＬＤ 该原理图编译成功后，我们还需要根据实际电 路连接图分配绑定引脚，引脚绑定如图７所示。再 编译就可以得到可供下载的文件’．ｐｏｆ了，最后只 需要将下载电缆连接到电路板上，仍然通过该软件 即可完成下载。
万方数据 ２４ ｌ ２０１１．０１ Ｉ ＷＷＷ．ｅｌｅｌ６９．ｃｏｒｎ
正因为ＣＰＬＤ的ＩＯ脚是可以随意分配的，通 常我们会结合实际的ＰＣＢ板设计布线的便利来调整 引脚分配。引脚分配更改后，只需要重新分配引脚 再编译下载即可。
首先从熟悉的最小系统电路电路说起。如图１ 所示。图中用网络标号实现电路连接，这样绘制的 电路图清晰整洁。Ｕ１是经典的５１单片机ｌＣ．复 位电路和晶振电路是传统电路，这里Ｃ５电容是靠 近单片机ＶＣＣ引脚的。用来对电源滤波．图中其 它芯片ＶＣＣ附近都有相同功能的滤波电容。Ｕ２是 经典的低八位地址锁存电路，这里的７４３７３也可 以用７４５７３代替，Ｕ３是地址译码电路，７４１３８实 现连续８个地址（１＃井＃＃＃＃静＃＃样＃＃０００～１＃＃静 样样样样＃＃＃｛ｌｆ撑１１１，｛Ｉｆ是无关位。可以是０也可以是１， 取决于电路其它部分的需要）对象扩展。这些电路 教科书上都有详细介绍，如果不能理解，请参考笔 者在本刊２００７年１２期撰写的文章《５１系列单片 机总线时序分析与编址技术》ｏ
单片机与CPLD综合应用技术
其实就业的问题，对于一个努力的人来说是何等地简单。我面试了300多名本科生，我只对其中几个成绩中等的本科生感兴趣。他们都是参加过2001年全国电子大赛，利用平时业余时间、暑假及寒假都在跟老师干活的学生。与他们聊天真是一种莫大的享受和欣慰，对于我来说真的是如获至宝。于是，我就立即劝他们，成绩中等确实难以考上好的学校和导师，还不如不考研究生以免浪费时间；同时也充满自信告诉他们：“我就是伯乐！我愿意给您机会和花钱培养您”。事实上，即便考上研究生，如果没有遇上具有超前眼光和经费充足的导师，读了也白读。更何况现在的研究生扩招得这么多？一个导师带那么多研究生，有那么多课题吗？即便有的话，他应付得过来吗？可能残酷的现实将会让您看到，毕业之后回头一看，还远远不如当年一道毕业的同班同学。确实也是，人家的机会比您好得多，关键是人家对待机会比您把握得好，可以说：恰到火候。难道非要读研究生，理论水平才能提高吗？不！我们知道电子与计算机技术的发展日新月异，大学的更新速度一定就快吗？回答是否定的。比如说推广PHILIPS的最新单片机和USB技术吧！他们的更新速度肯定比一个可持续发展的企业要慢得多。难道说我们的人才水平不够高吗？我们公司就有这样一批在各个领域里出类拔萃的年轻专家。从2003年开始，我们将会有一系列的专著在北京航空航天大学出版社出版，大多数的著作都源于我们长期的基础研究和应用开发。可以毫不夸张地说，这些都是我们这个年轻团队合作的结晶。他们是卓越的人才，他们没有就业的压力，他们不怕炒鱿鱼。相反我倒要想尽办法加强公司的管理，从工资、奖金、福利、生活和事业成就感等各个方面绞尽脑汁善待人才和留住人才，这么努力的人才根本就不需要过多地为工作和生活发愁。对于这个问题，当然是仁者见仁，智者见智，也就是下面我要讲到的问题：一个人如何根据自己的特点、条件和机遇对自己定位的问题，这也是至关重要的。
基于单片机的CPLD通信系统设计
CPLD 可以实现高效的运转、在线对程序进行修改，而单机 片能够结合多个任务进行操作，将两者进行结合后可以实现应用 范围广泛、造价低、实用性强、性价比高、驱动能力强等特点。 CPLD 具备速度快，做功消耗低、保密性强、抗干扰、连接方便 等特点，而单机片适合比较复杂的操控计算的环境，因此将两者 进行结合将是一个比较好的选择。 2 硬件设计
图1 硬件连接框图 EPM3256ATC144-7 与 STC89LE52RC 建议一个通信桥梁，使 用三个总线的形式 ：总线、数据总线、控制总线，数据总线和地 址总线低 8 位均由 PO 接口提供，地址总线高 8 位由 P2 提供接口， 因为 PO 接口属于数据，所以 PO 连接口输出的低 8 位地址应该用 锁存器对其锁存，EPM3256ATC144-7 就是为了实现他的锁存。 STC89LE52RC 锁 存 是 允 许 ALE 接 EPM3256ATC144-7 的 JP2-5 引脚，如果 ALE 出现了变时，PO 接口继续讲低 8 位的地址 锁存，如果应该读操作，那么 PO 接口成为数据输入的方式，当 读到 PD 有效，EPM3256ATC144-7相对应的内容在 PO 接口线之上， 并且由 CPU 读入逻辑器中 A ；如果是要进行操作书写，那么 PO 接口成为数据输出方式，如果 WR 有效，就需要讲 PO 接口上出 现的累加器 A 里面的内容写到 EPM3256ATC144-7 相对应的位置。 在对拨号开关的值进行设置的时候，EPM3256ATC144-7 实 施锁存，并且把拨号开关的值锁存，如果读取 STC89LE52R 有效， 通过 PO 将数据读入，在写信号有效的时候，通过数据总线从 PO 接口写出，到达 EPM3256ATC144-7，EPM3256ATC144-7 将数据 进行处理，然后表达呈现开关值。如图 1 所示为 EPM3256ATC1447 STC89LE52RC 流程图。
基于CPLD和单片机的摆镜控制器电路设计
同时拥 有较大的灵活性和可扩展性 。
１ 摆 镜 机构 的原 理 及 组成
通 常摆镜 机构 的组 成 主要包 括 ： （ １ ） 摆镜 ； （ ２ ） 高 频摆 角 电机 ； （ ３ ） 传感 器 ； （ ４ ） 驱 动器 ； （ ５ ） 控制 器 ； （ ６ ）
要求 ， 并 具 有 很好 的灵 活 性 和扩 展 性 。 关键 词 ： 摆镜 ； 控制器 ； Ｃ Ｐ Ｌ Ｄ； 电路设 计 中 图分 类 号 ： Ｔ Ｎ ７ ０ ２ 文 献标 识 码 ： Ａ 文章编号： １ ６ ７ ３ — １ ２ ５ ５ （ ２ ０ １ ３ ） 一 ０ ４ — ０ ０ ６ ８ — ０ ４
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ｂａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ｏ ｆ ｃ ｏ ｍｐ ｌ ｅ ｘ ｐ ｒ ｏ ｇ ｒ ａ ｍｍｉ ｎ ｇ ｌ ｏ ｇ ｉ ｃ ｄ ｅ ｖ ｉ ｃ ｅ（ ＣＰ Ｌ Ｄ）ａ ｎ ｄ ｍｉ ｃ ｒ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｕ ｎ ｉ ｔ
在 光 学成 像 转 台系统 中为 防止 图像 拖尾 ， 通 常
可 以利用 摆镜 进行 反 向补 偿 。为获 得较好 的图像质 量， 要 求摆 镜 的转速 与转 台 的转 速严 格 匹配 ， 中摆镜 扫 描时做 周期 性 的往 复运 动 ， 始 终处 于 加 速一 匀速一 减 速 的状
这段 时 间不能作 为有效工 作 时间 。为 了提高 扫描效
率， 必须 尽量缩 短起 动 和制动 时 间 ， 同时为 了减缓 加 速和减 速对摆镜造 成的剧烈 冲击 ， 应使 加速和减速 过 程尽量 平缓 ， 以减 小对摆 镜 的损 伤【 ¨ 。通 常在高频 摆 角 电机 、 驱动器 满 足设计 要求 后 ， 摆 镜 如何精 确细 腻 摆动就 完全取决 于控制器 产生怎样 的控制波形 ， 基于
基于单片机和CPLD的无刷直流电机系统
速控制 ， 给 出了该控 制 系统的硬件 结构设计和软件 流程设计 。试 验结果表 明： 该无刷 直流 电机控制 系统 能够较好地 实现
（ １ ． 中国科学院长春光学精 密机械 与物理研 究所 ， 吉林长春 １ ３ ０ ０ ３ ３ ； ２ ． 中国科学院研究生院 ， 北京 ２ １ ５ １ ６ ３ ） １ ０ ０ ０ ３ ９； ３ ． 中国科学院苏州生物医学工程技术研究所 ， 江苏苏州
摘要 ： Ｄ ） 设计 了一种具有霍 尔位置传感器接 口电路 、 电流采样 电路 以及
（ １ ． Ｃ ｈ ａ ｎ ｇ ｃ ｈ ｕ ｎ Ｉ ｎ ｓ ｉ ｔ ｔ ｕ ｔ ｅ ｏ ｆ Ｏｐ ｉ ｔ ｃ ｓ ， Ｆ ｉ ｎ ｅ Ｍｅ ｃ ｈ ａ ｎ ｉ ｃ ｓ ａ ｎ ｄ Ｐ ｈ ｙ ｓ ｉ ｃ ｓ ， Ｃ ｈ ｉ ｎ ｅ ｓ ｅ Ａｃ ａ ｄ ｅ ｍｙ ｏ ｆ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ｓ ， Ｃ ｈ ａ ｎ ｇ ｃ ｈ ｕ ｎ １ ３ ０ ０ ３ ３ ， Ｃ ｈ ｉ ｎ ａ ； ２ ． Ｇｒ ａ ｄ ｕ ａ ｔ ｅ Ｃ ｏ ｌ ｌ ｅ ｇ ｅ ｏ ｆ ｔ ｈ ｅ Ｃ ｈ ｉ ｎ ｅ ｓ ｅ Ａ ｃ ａ ｄ ｅ ｍｙ ｏ ｆ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ｓ ， Ｂ ｅ ｉ ｊ ｉ ｎ ｇ １ ０ ０ ０ ３ ９ ， Ｃ ｈ ｉ ｎ ａ ；
ＢＬＤＣＭ Ｃｏ ｎ ｔ ｒ ｏ ｌ Ｓ ｙ ｓ ｔ ｅ ｍ Ｄｅ ｓ ｉ ｇ ｎ Ｂａ ｓ ｅ ｄ ｏ ｎ Ｍ ＣＵ ａ ｎ ｄ ＣＰ ＬＤ
基于CPLD的PIC32单片机大容量存储系统设计
ＣＬ Ｐ Ｄ内部采用模块化设计原则 ， 分别建立 ＰＣ ２ Ｉ ３ 接
基于ＣＬ Ｐ Ｄ设计 的 ＰＣ ２ Ｉ ３ 单片机 大容量存储 扩展系统可
口模块 、 ＩＯ模块 和 Ｆａｈ 写模 块 。ＦＦ ＦＦ ｌ 读 ｓ ＩＯ由 Ｃ Ｌ Ｐ Ｄ片
内配置 编写 ， 这样 既可 以最 大化地利用 Ｃ Ｌ Ｐ Ｄ内部 资源 以实现系统微 型化 ， 又可以节省使用外部 ＦＦ ＩＯ芯片 的成
ｕ ｉ ｎ ｒ ｅ ｏ ｃ ｉ ｖ ｓｏａ ｅ ｎ ｒ ｔ ｅ ａ ｏ ｈ ｃ ｌ ｃｅ ｅ ｐ ｒ ｎ ａ ｉｈ ｓ ｅ ｄ ａｇ － ａ ａ ｉ ｄ ｔ ．Ｔ ｅ ｃ ｍｐ ｓｔ ｎ ｏ ｎ ｔ ｏ ｄ ｒ ｔ ａ ｈ ｅ ｅ ｔ ｒｇ ａ ｄ ｅｒ ｖ ｌ ｆ ｔ ｅ ｏｌ ｔｄ ｘ ｅｉ ｉ ｉ ｅ ｍｅ ｔｌ ｈ ｇ － ｐ ｅ ｌｒ ｅ ｃ ｐ ｃｔ ａａ ｙ ｈ ｏ ｏ ｉｉ ｆ ｏ
ｃ ｒｅ ｔ ｅ ｓ ａ ｄ ｆａ ｉ ｉ ｔ ｆ ｓ ｓｅ ｄ ｓｇ ． ｏ ｒ ｃｎ ｓ ｎ ｅ ｓｂ ｌ ｙ ｏ ｙ ｔｍ ｅ ｉｎ ｉ
【 ｙ ｗ ｒｓ Ｉ３ Ｕ ｔｒｇ ｅｓｒｍｅｔ ｆ ｓ ｍ ｒ；Ｃ Ｌ Ｋｅ ｏ ｄ 】ＰＣ ２ ＭＣ ；ｓ ａｅｍ ａｕｅ ｎ； ａｈ ｍｅ ｏｙ Ｐ Ｄ ｏ ｌ
ｔｅ ｓ ｓｅ ｈ ｙｔｍ ｐｏ ｒｍｓ ａ ｄ ｈ ｒ ｗａｅ ｎｅｆｃ ｉｃ ｉ ａ ｗ ｌ ａ ｄ ｓ ｎ ｄ ａ ｆ ＣＰ Ｄ ｏ ｔ ｌ ｎｔｍｏ ｕａ ｒ ｎｒｄ ｃｄ ｈ ｒｇａ ｎ ａｄ ｒ ｉｔｒ ｅ ｃｒｕｔ ｓ ｅｌ ｓ ｅｉ ｉｅ ｓ ｏ Ｌ ｃ ｎｒ ｕ ｉ ａ ｇ ｏ ｄ ｌｒ ａｅ ｉｔ ｕ ｅ ．Ｔ ｅ ｏ
０ 引言
美 国微芯 （ ｃｏｈ ） 司推 出的３ 位单 片机 ＰＣ ２ Ｍｉ ｃ ｉ 公 ｒ ｐ ２ Ｉ３
基于CPLD的单片机应用系统设计
１０２２００１嵌入式系统及单片机国际学术交流会论文集———————————————————————————————————一基于ＣＰＬＤ的单片机应用系统设计郑春华深圳市赋安安全系统有限会司研发中心．深圳．５１８０３ｌ摘要本文通过介绍烈ＸＣ９５７２为代表的ＣＰＩ，Ｄ在ＭＣｓ＿５１系统中的应用实例，详细分析了ＣＰＩ，Ｉ）的应用和实现方法，提出了设计中选用和使用ＣＰＩ。
Ｄ的经验。
本文内容适用于嵌入式控制系统设计和智能化仪袁设计。
关键词ＣＰＬＤ，ＶＨＤＬ，ＭＣＩｆ１问题的提出我们在设计单片机应用系统时，基本上是在最小系统基础上根据实际工程要求进行系统功能扩展。
在典型的单片机应用系统中・一般都有程序存储器、数据存储器、键盘扫描电路、显示／指示电路、Ａ／Ｄ电路、Ｄ／Ａ电路、通讯电路、打印控制电路等。
在嵌入式控制系统中，除了采用通用外围扩展芯片实现外，还可采用ＰＳＤ与ＭＣＵ组成两片系统・以节省空问，提高系统可靠性。
然而，在功能要求较高的单片机控制系统中，由于ＰＳＤ内ＳＲＡＭ较小（一般为２ＫＢ），须外扩ＲＡＭ，同时还须扩展Ｉ／Ｏ接口电路等。
此时ＰＳＤ芯片的一些资源被占用而使利用翠降低，并且ＰＳＤ价格也较高，因此使用并不普及。
我们知道，在单片机应用系统中・除了地址译码外，还有一些控制逻辑电路来保证系统正常有序的工作。
因此，在系统设计时，除了采用标准ＴＴＬ电路外，现在普遍采用ＧＡＩ．等可编程逻辑器件实现译码和控制逻辑。
但ＧＡＩ一的资源有限，其应用范围受到一定限制。
在ＧＡＩ。
基础上发展起来的复杂可编程逻辑器件ＣＰＬＤ（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）具有同ＦＰＧＡ相似的集成度，速度快。
因此，完全可以在嵌人式系统设计中使用ＣＰＩ，Ｄ，使设计的产品达到小型化，集成化和高可靠性。
近年来，随着ＦＰＧＡ和ＣＰＬＤ的迅速发展．其价格已明显下降，开发软件也较易获得，具备了在产品开发中使用的条件。
我们在开发产品时，使用ＣＰＬＤ和ＭＣＵ组成单片机应用系统，根据应用系统需要进行系统重构、在线编程（ＩＳＰ）、管脚重定义，符合高集成度、高可靠性、短开发周期、低成本的要求，经多个产品两年的生产使用，效果很好。
基于单片机和CPLD的等精度频率计设计
在 升沿触发的， 在Tpr 时间内 对Fx 的计数Nx 无误差;在此时间内Fs 的计 数Ns 最多相差一个脉冲， 即!p et I< 1, 1 09下
式成立:
Fx/ Nx=Fs/ Ns Fxe/ Nx =Fs/ (Ns+ p et ) 所以有:
S C IENCE & TECHNOLOGY INF OR MA T ION
T‘ 技
术
基于单片机和 CP LD 的等精度频率计设计
魏景田
( 古林省古林市环境卫生科学研究所)
摘 要: 本文主要论述了利用CPLD 进行测频计数， 单片机实施控制实现多功能频率计的设计过程。该频率计利用CP LD 来实现频率、 周期、 脉宽和占空比的测量计数， 利用单片机完成整个测量电路的测试控制、数据处理和显示输出。 关键词:频率计 测频 等精度 单片机 CPLD 中图分类号:T M935 文献标识码: A 文章编号: 1672- 3791(2007)12(a卜0072- 02
Fx = (Fs/ Ns)*Nx
图2 系统原理框图
图 3 R9试原理框
科技资讯 SCIENCE & 丁 ECHNOLOGY INFORMATION
丁 技
术
马上跳转到测频子程序， 测频子程序先置测频 控制位 CLR(PI A , TF(P l . 1), CHOISE(P1. 2) ， CPLD 内的计数器清零， 将 然后通过键盘 将预置门的时间值读入单片机， 扣开预置门进 行测频计数， 等预置门时间到后， 关断预置门， CPLD 关断预置门后将给单片初一个结束信 号， 单片机读到结束信号后， 通过置 IADRA, ADR B】的四个状态， 分四次将测频结果的 32 位数据读人单片机， 计算后将结果转换为 BCD 码送LED 显示输出。 测频主程序: / / R3 为最高位 h }fOV R4, 74H
基于CPLD与单片机的双向通信控制器设计
基于CPLD与单片机的双向通信控制器设计来源：无线测温 单片机 CPLD 控制系统在传统的控制系统中，人们常常采用单片机作为控制核心。
但这种方法硬件连线复杂，可靠性差，且单片机的端口数目、内部定时器和中断源的个数都有限，在实际应用中往往需要外加扩展芯片。
这无疑对系统的设计带来诸多不便。
现在有很多系统采用可编程逻辑器件CPLD作为控制核心。
它与传统设计相比较，不仅简化了接口和控制，提高了系统的整体性能及工作可靠性，也为系统集成创造了条件。
但可编程逻辑器件的D触发器资源非常有限，而且可编程逻辑器件在控制时序方面不如单片机那样方便，很多不熟悉的应用者往往感到应用起来非常的困难。
利用可编程逻辑器件和单片机构成的双向通信控制器克服了两者的缺点，且把二者的长处最大限度地发挥出来。
1 CPLD与单片机AT89C51双向串行通信原理1.1 单片机到可编程逻辑器件的串行通信单片机到CPLD的串行通信接口电路是利用VHDL语言在CPLD中设计一个串行输入并行输出的八位移位寄存器，其端口与单片机的P1.4～P1.7相连，如图1所示。
CS为单片机选信号，当其为低时使能八位寄存器；当DCLOCK信号的上升沿到达clk端口时，八位移位寄存器就会将单片机输出到cxin的一位数据移入；当单片机A寄存器中的八位数据欲传送给CPLD时，就在P1.6连续产生八次上升沿，单片机便顺次地将A中的数据移到cxin，八次后A中的数据段就会出现在CPLD的cxout中。
其VHDL源程序如下：entity cuanxing isport （clk，cxin，cs:in std_logic;cxout:out std_logic_vector（7 downto 0））;end;architecture rtl of cuanxing issignal shift:std_logic_vector（7 downto 0） ;八位暂存变量并行输出beginprocess（clk）beginif（cs=‘0’）thenshift <=（others=>‘0’）;若未被选中，输出全零elsif（clk‘event and clk=’1‘）then ;若上升沿到达clk时，被选中。
基于CPLD技术的单片机实验教学系统的设计
Ａ ｓ ａｔ Ｔ ｉ ｔｘ ｉｔ ｄ ｃｄｈｗ ｔ ｕｅ ｒ ｉ ｏｒｃｓｏ ｗｔ ｅＣ Ｌ （ｔｅＣ ｍ ｌｘＰｏｒｍ ａｌ Ｌ ｇ ｂｔ ｃ ： ｈｓ ｅｔ ｎ ｏ ｕｅ ｏ ｓｄｆ ｍｃ ｐｏｅｓ ｉ ｔ Ｐ Ｄ ｈ ｏ ｐｅ ｒｇａ ｍ ｂｅ ｏｉ ｒ ｒ ｏ ｏａ ｒ ｒ ｈｈ ｃ
已。在课程设计及综合训练时 ，学生 只用在 Ｍ Ｘ Ａ
收稿 日期 ：２０ — １ ２ 修 改 日期 ：２ ０ － ３ １ ０ ５ １ ．４ ０６ ０．４
（ ）单片机 １
作者简 介：黄涛 （ ９ ８ ） １６ 一 ，男，博士 ，副教授 ，研究方 向 ：智能 信息处理及应用电子．
单 片机 采 用 的是 Ａ Ｍ Ｌ公 司 的 ＴＥ
维普资讯
＝
实
验
技
术
与
管
理
第２卷 ３
第９ 期 ２０ 年 ９ ０６ 月
ＣＮｌ ｌ一２ ３ ／ ０４Ｔ
Ｅｘ ｒ ｎ ａ ｃ ｎ ｌｇ ｎ ｎ ｇ ｍｅ ｔ ｐｅ ｍｅ ｔ ｌ ｉ Ｔｅ ｈ ｏ ｏ ｙ ａ ｄ Ｍａ ａ ｅ ｎ
Ｖｏ ． ３ Ｎｏ ９ Ｓ ｐ ． ２ ０ １２ ． ｅ ｔ ０ ６
Ｄ ｖ ｅｃｍ ｌ ａ ｄ ａ ｄｐｏｒｍ ａｌ ｌ ｉ ｍａｈｎ ｉｃ ） ｉ ｈ ｘｅ ｍｅｔｔ ｃｉｇ ｓｓ ｍ，ｃａ ｆ ｎ ｏａ ｅｉ ｏ ｐｉ ｔ ｎ ｒｇａ ｍ ｂｅ ｏ ｃ ｃｉ ｐｅｅ ｎ ｔｅｅｐｒ ｎ ｅ ｈｎ ｙｔ ｃ ｃｅ ｇ ｅ ｉ ａ ｅ ｌｒｙ ｇｔｔ ｉｉ ｌ
际上 已将学生的思维限制在一个极小的范围内，无
法发 挥其 主观能 动性 及创 造 思维 。
以更丰富 ， 极大地方便 了学生的学习。本系统设计
模 块 见 图 １ 。
单片机与CPLD综合设计PPT课件
电平转换芯片MAX202 指示灯 电源接口
串口2
串口1
跳线接口 4位数码管
CPLD下载口 CPLD晶振 LCD接口
单片机晶振
单片机 P89C60X2
复位键 跳线接口
蜂鸣器
CPLD ATF1508AS
LED管
按键 时钟晶振
存储器24C04 时钟芯片PCF8563
三、实验板功能简介
RS232 串口
扩展了2个RS232接口，分别连接到单 片机和CPLD。
l 4位7段共阳LED数码管，由ATF1508AS直接驱动 。
l 蜂鸣器一只。 l 4MHz晶体振荡器和32.768KHz两个时钟信号源。 l 按键开关8个。 l 编程插座：ISP编程输入插座。 l 串行口2个。 l LED逻辑状态指示管8只。 l LCD液晶显示1只 l 8位单片机1个（P89C60X2）
数码管显示
4个数码管采用的是动态扫描的方式，通 过跳线连接到CPLD。可用CPLD来进行动 态扫描输出，和静态的LED显示。
蜂鸣器 综合设计实验板上的蜂鸣器是一个无源
的蜂鸣器，必须加载一个频率才可以发声。 可以通过改变输出的频率来产生不同的音 乐。
四、硬件电路原理分析
－时钟电路
本实验板共使用了3种不同的时钟源。分别是单片 机时钟输入，采用11.05926MHz的晶振。 CPLD的时钟 输入，它是可插拔，更换的，可以根据需要更换1～ 50MHz的晶振。实时时钟PCF8563的时钟输入，采用 32.768KHz的晶振。
纯单片机系统：缺点
但是，单片机的缺点也有目共睹： ①低速。即使是高速度单片机也只能工作在μs级 ，这是由单片机串行工作的特点所决定的。 ②低可靠性。虽然目前有很多器件与设计在一定 程序上解决了部分问题，如看门狗的广泛应用， 但在某些情况下瞬间的复位也会造成严重后果。
基于CPLD的单片机之间的通信接口设计
本 设计 利用 ＭＡ Ｘ＋ｐｕ Ⅱ开发 软件 ， 通信 控制 ｌｓ 在
板 上用 Ｅ １ ０芯 片设计 了一个 三 通道 Ｆ Ｆ 存 储器 Ｐ Ｋ３ ＩＯ
阵列 ， 过复 用方 式 分别 与 通 信控 制 板 和 有线 传输 板 通 上 Ｃ８ ５ Ｆ ２ ０ １ ０ ０单 片机 的 总线 系统 连 接 ， 通 信控 制板 使
可 以通 过单 片机 总线 与 ３ 有线 传输 板进 行高 速数据 块
输 出端 口
通 信 ， 两 块 Ｅ １ ０芯 片可 与 ６块 有 线 传输 板 进行 用 Ｐ Ｋ３ 高速 数据通 信 。
２ Ｆ Ｆ 存 储 器 阵列 的设 计 ＩＯ
本设 计 采用 了 自下 向上 的 层 次化 设 计 方法 ， 底 在 层 设计 中 ， 图形 编辑 输 入 法 设 计 双 向 Ｆ Ｆ 存 储 器 用 ＩＯ 模块 、 语 言 描述 输人 法 设计 了与 有 线传 输 板 接 口的 用 单 路 逻 辑 端 口和 与 通 信 控 制 板 上 Ｃ ０ １ ０ ０单 片 机 ８ ５Ｆ ２
旭
０００） ３ ０ ６
厦 ｆ ３１ ０ ，． 方 自动 控 制 技 术 研 究 所 ， 原 － ６０５２ 北 Ｉ 太
摘 要 ： 绍 了 ＡＬ Ｅ 介 Ｔ ＲＡ 公 司 Ｃ Ｌ 器 件 Ｅ Ｉ ０芯 片 的特 点 ， 用 Ｍ ＡＸ＋ｐ ｕ Ｐ Ｄ Ｐ Ｋ３ 利 ｌｓⅡ开 发 软 件 在 Ｅ １ ０芯 片 上 设 计 了 一 个 Ｐ Ｋ３
接 口的多路 逻辑端 口等 ３个 功能模 块 ； 在顶 层设计 中 ，
表 ２ Ｌ Ｍ— Ｉ Ｏ Ｄ Ｐ Ｆ Ｆ — Ｃ存 储 器 读 写 操 作 逻 辑
直 接调 用 了 ３ 双 向 Ｆ Ｆ 存 储器模 块 、 个 单路 逻辑 个 ＩＯ ３ 端 口和 一 个 多路 逻 辑 端 口， 过 逻 辑 组 合 组成 一 个 ３ 通 通 道 双 向 Ｆ Ｆ 存 储 器 阵列 ， 现 了一个 Ｃ ０ １ ０ ０ ＩＯ 实 ８５Ｆ ２ 单 片机 系统 与其 他 ３个 Ｃ８ ５ Ｆ ２ ０ １ ０ ０单 片 机 系 统 之 间 的 总线 接 口， 于通 信 控制 板 与 ３块有 线 传输 板 之 间 用 的实 时通 信 。
基于单片机和CPLD的图像采集处理系统设计
基于单片机和CPLD的图像采集处理系统设计图像采集是获取图像信息的主要来源，以往图像采集处理需要高速、高性能处理器完成，低端单片机很难实时采集处理图像。
文章以Cortex M3架构的ARM （STM32F103VCT6）和CPLD（EPM240T100）作为核心，加上OV5640自动对焦摄像头设计了一款数字图像采集处理系统。
采用CPLD高速采集图形，以及图像预处理，这样降低了后面处理器标准，使得低端单片机也能够处理数字图像。
单片机与CPLD采用SPI总线传输数据，图像采集和处理同时进行，提高了系统的工作效率。
图像经过数字化处理，在液晶屏上显示，也可以存储在SD卡或无线传输到计算机以及手机上。
系统设计了GPS系统，自动将拍摄的地点、经纬度（GPS信息）和时间整合，作为照片和图像数字资料。
通过数字图像处理，照片能够呈现特殊效果。
标签：图像采集；单片机；CPLDAbstract：Image acquisition is the main source of obtaining image information. In the past，image acquisition and processing needed high-speed and high-performance processors. It is very difficult for the low end microcontroller unit （MCU）to collect and process images in real time. In this paper，taking Cortex M3 architecture of the ARM （STM32F103VCT6）and CPLD （EPM240T100）as the core，plus OV5640 automatic focus camera， a digital image acquisition and processing system is designed. The use of CPLD high-speed graphics acquisition，and image preprocessing has reduced the standards of the processor behind，so that the low-end single-chip computer can also process digital images. Single chip microcomputer and CPLD adopt SPI bus to transmit data，so image acquisition and processing are carried out simultaneously，which improves the efficiency of the system. The images are digitally processed and displayed on the LCD screen. They can also be stored on SD cards or transmitted wirelessly to computers and mobile phones. The system designs a GPS system，which automatically integrates the location，latitude and longitude of shooting information with time so as to be used as the digital data of photos and images. Through digital image processing，photos can present special effects.Keywords：image acquisition；microcontroller unit （MCU）；CPLD圖像处理是计算机人工智能重要组成部分，图像采集处理对计算机的要求也比较高。
基于51单片机和CPLD试验开发板的设计
基于51单片机和CPLD试验开发板的设计摘要阐述了设计的各部分硬件的原理和用于试验的软件设计,特别给出了RTC的设计在实验板设计中的成功应用。
单片机CPLD实验板将单片机与CPLD 有机结合在一起,构建以51单片机为主，CPLD 为辅的电路系统设计方案，既可以独立用于单片机实验或CPLD实验，也可以用于单片机和CPLD综合应用的实验。
尤其，集成了具有ISP功能的CPLD和ISP功能的单片机，为初学者节约了昂贵的编程器成本。
关键词：51单片机 CPLD ISP 编程器实验板ABSTRACTIn this paper,it was elaborated that the various parts of the design principles of hardware and software for test design，especially given the design of the RTC board in the successful application of design. The experiment of MCU and CPLD will be combined with the MCU—CPLD board,which mainly to build 51 single—chip, CPLD secondary circuit ystem design，and both independent experiments or CPLD for the single—chip experiments can also be MCU and CPLD for the comprehensive application of the experiment. In particular，the integrated function of the CPLD and MCU with ISP for beginners saves the cost of expensive programmers。
基于CPLD和单片机的多功能信号发生器
摘要随着科技的发展，对信号发生器的各方面要求越来越高。
传统的信号发生器由于波形精度低，频率稳定性差等特点，已经不能满足许多实际应用的需要。
而且市场上出售的多功能信号发生器价格昂贵，为了适应实际的需要，设计一种多功能信号发生器。
本文介绍了一种基于EDA（电子设计自动化）技术的多功能信号发生器，它采用CPLD（复杂可编程逻辑器件）与单片机结合的方法，可以产生递增锯齿波、递减锯齿波、三角波、阶梯波、方波、正弦波共6种波形。
它运用DDS（直接数字频率合成技术）技术的基本工作原理，通过Quartus II 9.0软件和VHDL语言编程，由CPLD控制数据输出，经数模转化器转换成相应的模拟信号。
整个信号发生器以单片机（STC89C52RC）为控制中心，主要由电源模块、按键电路模块、液晶显示模块、调幅模块、波形生成模块、滤波模块等组成。
另外为了更好的完成本次毕设，本次设计CPLD选用Altera公司的EPM240CT100C5。
关键词：多功能信号发生器；EDA；复杂可编程逻辑器件；DDS；VHDLAbstractWith the development of technology, signal generator have become increasingly demanding in all aspects. Traditional signal generators can not meet the needs of many practical applications because of low precision waveform, frequency stability characteristics of poor and high price in the market. According to the really demands, we design a multi-function signal generator.In this paper, we introduce a multi-function signal generator based on EDA (Electronic Design Automation) technology. It uses the method of combining CPLD (Complex Programmable Logic Devices) and SCM which can generate incremental ramp wave, decreasing saw tooth wave, triangle wave, ladder wave, square wave, sine wave. It uses the basic working principle of DDS(Direct Digital Frequency Synthesis) technology, through the Quartus II 9.0 software and the VHDL programming language, and the CPLD control data output by the digital-analog converter which converts the corresponding analog signal .The SCM (STC89C52RC) is the control center of the signal generator which is composed of power supply module, the key circuit module, LCD module, the AM module, the waveform generating module, filter module and other components. In addition to better completion of this complete set, this design uses Altera Corporation EPM240CT100C5.Key words：signal generator；EDA；CPLD；DDS；VHDL目录摘要........................................................ I Abstract ..................................................... II 目录....................................................... III 1 绪论. (1)1.1 研究课题的目的及意义 (1)1.2 国内外现状 (1)1.3 本设计的目标 (2)2 信号发生器设计方案 (3)2.1 传统的信号发生器设计方案 (3)2.2 基于微处理器和数字/模拟转换器的设计方案 (3)2.3 直接数字频率合成技术 (5)2.4 DDS方案选择 (5)3 CPLD及开发语言简介 (9)3.1 CPLD简介 (9)3.2 开发语言和开发环境的选择 (10)3.2.1 VHDL语言简介 (10)3.2.2 Verilog HDL语言简介 (11)3.2.3 开发语言及开发环境的选择 (12)3.2.4 VHDL语言与C语言的联系与区别 (12)3.3 编程及开发环境之我见 (14)4 多功能信号发生器硬件电路设计 (17)4.1 整体电路设计分析 (17)4.2 单片机最小系统设计 (17)4.2.1 单片机选型 (17)4.2.2 STC89C52RC单片机简介 (18)4.2.3 单片机最小系统 (19)4.3 按键电路设计 (20)4.4 显示电路设计 (21)4.5 幅度控制电路设计 (22)4.5.1 DAC0832简介 (22)4.5.2 幅度控制电路分析 (24)4.6 波形生成电路设计 (25)4.7 低通滤波模块设计 (26)4.7.1 低通滤波器选择 (26)4.7.2 低通滤波器仿真设计 (29)4.8 CPLD最小系统设计 (30)4.9 电源模块设计 (33)5 多功能信号发生器软件设计 (36)5.1 单片机软件设计 (36)5.2 CPLD软件设计 (38)5.2.1 CPLD内部构成 (39)5.2.2 三角波模块的程序流程图及分析 (41)5.2.3 矩形波模块的程序流程图 (42)5.3 Quartus II简介和仿真 (44)5.3.1 Quartus II简介 (44)5.3.2 CPLD软件仿真和实际波形图 (45)6 制作与调试 (50)6.1 电源的制作与调试 (50)6.2 单片机电路的制作与调试 (51)6.3 CPLD电路部分制作与调试 (52)6.4 整体电路调试 (52)6.4.1 整体硬件电路调试 (53)6.4.2 整体软件调试 (56)6.5 总结心得 (58)结束语 (60)致谢 (61)参考文献 (62)附录A 多功能信号发生器原理图 (63)附录B 单片机程序 (65)附录C CPLD程序 (73)1 绪论1.1 研究课题的目的及意义多功能信号发生器用于产生被测电路所需特定参数的电测试信号。
用CPLD和单片机设计任意波形发生器
基于单片机频率计的设计说明书开封大学参赛成员：郭东卫王超参赛指导教师：杨志帮侯静基于单片机频率计的设计指导老师-杨志帮、侯静核心器件: AT89C52 74HC163在电子工程设计与测试中，常常需要一些复杂的、具有特殊要求的信号，要求其波形可任意产生，频率方便可调。
通常的信号产生器难以满足要求，市场上出售的任意信号产生器价格昂贵。
结合实际需要，我们设计了一种任意波形发生器。
电路设计中充分利用MATLAB的仿真功能，将希望得到的波形信号在MATLAB中完成信号的产生、抽样和模数转换，并将得到的数字波形数据存放在数据存储器中，通过单片机和CPLD控制，将波形数据读出，送入后向通道进行A/D转换和放大处理后得到所需的模拟信号波形。
利用上述方法设计的任意波形发生器，信号产生灵活方便、功能扩展灵活、信号参数可调，实现了硬件电路的软件化设计。
具有电路结构简单、实用性强、成本低廉等优点。
一、系统框图任意波形发生器的设计思想，是利用MATLAB的强大仿真功能，方便、快捷的生成给定频率、周期、脉宽的任意波形数据；并将数据预存在数据存储器中。
在单片机控制下，利用CPLD电路产生地址读出数据，送入D/A转换电路，得到所需的任意波形信号。
系统结构框图如图1；图中分频电路和地址发生器由CPLD实现。
图1 系统框图二、电路设计及实现单片机控制电路单片机采用AT89C52芯片，通过软件编程产生所要求的控制信号。
主要的控制参数包括：信号周期、脉宽；分频电路的开始信号、地址发生器的复位信号；E2PROM的选通信号；D/A转换电路的选通信号。
在具体电路中，端口P1.0控制分频电路的启动、P1.1控制地址发生器的清零，P2.0控制28C256和AD7545的选通信号。
单片机工作在定时器0方式，软件设计利用C语言实现。
流程图如图2所示。
图2 软件流程图三、波形数据生成MATLAB作为一款优秀的数学工具软件，具有强大的运算功能；可以方便的产生各种信号波形，在软件中实现波形信号的产生、抽样和模数转换。