EDA实验(1)报告
EDA(I)实验报告
EDA设计（I）实验报告摘要EDA技术是指以计算机为工作平台，利用EDA仿真软件从概念、算法、协议等开始设计电子系统，将电子产品从电路设计、性能分析到IC版图或PCB版图的设计等大量工作都通过计算机完成。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
目前EDA的概念已渗透到机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域。
本次试验利用Multisim12.0软件进行仿真，结合大二上学期所学模拟电子线路知识，分别完成了单级放大电路设计、差动放大电路设计、负反馈放大电路设计及阶梯波发生器设计等四个实验的设计，仿真及误差分析，进一步巩固了模拟电子线路知识。
关键词EDA技术Multisim12.0 模拟电子线路仿真分析目录实验一单级放大电路设计 (1)一、实验要求 (1)二、实验步骤 (1)三、数据分析与实验思考 (10)四、实验小结 (11)实验二差动放大电路设计 (12)一、实验要求 (12)二、实验步骤 (12)三、实验思考与改进 (23)实验三负反馈放大电路的设计 (24)一、实验要求 (24)二、实验步骤 (24)三、实验总结 (32)设计四阶梯波发生器设计 (33)一、实验要求 (33)二、实验步骤 (33)三、回答问题 (41)四、改进电路 (42)_______________________________________________________________________________________________________________________________________________________实验一单级放大电路设计一、实验要求1、设计一个分压偏置的单管电压放大电路，要求信号源频率20kHz，峰值5mV ，负载电阻1.8kΩ，电压增益大于50。
2、调节电路静态工作点，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。
EDA实验报告
EDA实验报告班级：姓名：目录实验一：七段数码显示译码器设计 (1)摘要 (1)实验原理 (1)实验方案及仿真 (1)引脚下载 (2)实验结果与分析 (3)附录 (3)实验二：序列检测器设计 (6)摘要 (6)实验原理 (6)实现方案及仿真 (6)引脚下载 (7)实验结果与分析 (8)实验三：数控分频器的设计 (11)摘要 (11)实验原理 (11)方案的实现与仿真 (11)引脚下载 (12)实验结果及总结 (12)附录 (12)实验四：正弦信号发生器 (14)摘要 (14)实验原理 (14)实现方案与仿真 (14)嵌入式逻辑分析及管脚下载 (16)实验结果与分析 (17)附录 (18)实验一：七段数码显示译码器设计摘要：七段译码器是一种简单的组合电路，利用QuartusII的VHDL语言十分方便的设计出七段数码显示译码器。
将其生成原理图，再与四位二进制计数器组合而成的一个用数码管显示的十六位计数器。
整个设计过程完整的学习了QuartusII的整个设计流程。
实验原理：七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。
本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。
例如当LED7S 输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。
接有高电平段发亮，于是数码管显示“5”。
实验方案及仿真：I、七段数码显示管的设计实现利用VHDL描述语言进行FPGA上的编译实现七段数码显示译码器的设计。
运行QuartusII在G:\QuartusII\LED7S\下新建一个工程文件。
新建一个vhdl语言编译文件，编写七段数码显示管的程序见附录1-1。
EDA-实验报告
实验一五人表决器设计一、实验目的1 加深对电路理论概念的理解3 加深计算机辅助分析及设计的概念4 了解及初步掌握对电路进行计算机辅助分析的过程二、实验要求制作一个五人表决器，共五个输入信号，一个输出信号。
若输入信号高电平数目多于低电平数目，则输出为高，否则为低。
三、实验原理根据设计要求可知，输入信号共有2^5=32种可能，然而输出为高则有15种可能。
对于本设计，只需一个模块就能完成任务，并采用列写真值表是最简单易懂的方法。
四、计算机辅助设计设A,B,C,D,E引脚为输入引脚，F为输出引脚。
则原理图如1所示图1.1 五人表决器原理图实验程序清单如下：MODULE VOTEA,B,C,D,E PIN;F PIN ISTYPE 'COM';TRUTH_TABLE([A,B,C,D,E]->[F])[0,0,1,1,1]->[1];[0,1,1,1,0]->[1];[0,1,0,1,1]->[1];[0,1,1,0,1]->[1];[1,0,1,1,1]->[1];[1,1,0,1,1]->[1];[1,1,1,0,1]->[1];[1,1,1,1,0]->[1];[1,1,1,0,0]->[1];[1,1,0,1,0]->[1];[1,1,1,1,1]->[1];[1,1,0,0,1]->[1];[1,0,0,1,1]->[1];[1,0,1,0,1]->[1];[1,0,1,1,0]->[1];END五、实验测试与仿真根据题目要求，可设输入分别为：0，0，0，0，0；1，1，1，1，1；1，0，1，0，0；0，1，0，1，1。
其测试程序如下所示：MODULE fivevoteA,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[0,0,0,0,0]->[X];[1,1,1,1,1]->[X];[1,0,1,0,0]->[X];[0,1,0,1,1]->[X];END测试仿真结果如图1.2所示：图1.2 五人表决器设计仿真图可知，设计基本符合题目要求。
EDA实验报告1
EDA 实验报告实验一：组合电路的设计实验内容是对2选1多路选择器VHDL 设计，它的程序如下：ENTITY mux21a ISPORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a;ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d <= a AND (NOT S) ; e <= b AND s ; y <= d OR e ;END ARCHITECTURE one ;Mux21a 仿真波形图以上便是2选1多路选择器的VHDL 完整描述，即可以看成一个元件mux21a 。
mux21a 实体是描述对应的逻辑图或者器件图，图中a 和b 分别是两个数据输入端的端口名，s 为通道选择控制信号输入端的端口名，y 为输出端的端口名。
Mux21a 结构体可以看成是元件的内部电路图。
最后是对仿真得出的mux21a 仿真波形图。
Mux21a 实体Mux21a 结构体实验二：时序电路的设计实验内容D 触发器的VHDL 语言描述，它的程序如下：LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 ISPORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ; Q : OUT STD_LOGIC ); END ;ARCHITECTURE bhv OF DFF1 IS BEGIN PROCESS (CLK) BEGINIF CLK'EVENT AND CLK = '1' THEN Q <= D ; END IF; END PROCESS ;END bhv;D 触发器的仿真波形图最简单并最具代表性的时序电路是D 触发器，它是现代可编程ASIC 设计中最基本的时序元件和底层元件。
EDA实验报告1
实验1 数码管扫描显示电路实验设计方案1.原理说明单个数码管有8位共用段信号和1位位选信号。
多个数码管显示可以采用动态扫描方式，只要扫描频率足够大，人眼观察到多个数码管均发光，且每个数码管显示值互相不干扰。
复杂的数字系统设计多采用模块化层次设计：自上而下或自下而上的方法。
采用混合模式的工程设计方法是指由设计者完成功能划分后的各层子模块设计可以采用不同设计方法完成，如原理图、硬件描述语言文本、状态机等。
本实验基于混合模式的工程设计流程，电路图由模4计数器、3选1多路选择器、2-3译码电路以及七段译码器组成，动态扫描显示3个数码管的数据。
2.结构框图实验波形仿真操作说明：设置clk为一个周期函数，其周期为100ns,设置din为十进制，din[0]为1,din[1]为2,din[2]为3，然后仿真波形，看输出的七段管qa、qb、qc、qd、qe、qf、qg的波形，通过下载到实验箱可以验证波形的正确性。
实验日志①实验感想：通过这次实验，我了解了Quartus2的平台和基本操作，对于这门课的实验，在课前应该自己先预习和做一部分，以免到课上做不完。
虽然指导书讲的比较仔细，在课上做完实验后，还应对实验原理有一定的理解，不应为了做实验而做实验。
②思考与练习：1.举例说明一个Quartus最小工程所必须维护哪些类型文件？答：编译必需的文件：设计文件（.gdf .bdf .EDIF .tdf .v .vqm .vt .vhd .vht）、存储器初始化文件（.mif .rif .hex）、配置文件(.qsf .tcl)、工程文件（.qpf）；编译结束后生成的报告文件（.rpt .qsmg等）；编程文件（.sof .pof .ttf等）。
2.图形输入法与硬件描述语言法优缺点是什么？答:图形输入法：（优点）能直接的用元件连接电路图，容易理解和思考，直观，连线简辑方便。
（缺点）连线容易出错，器件容易搞混。
硬件描述语言：（优点）逻辑性强，对实现电路器件和连线较多的逻辑电路较方便（缺点）设计代码需要较强的逻辑能力，消耗较多时间用于思考。
EDA技术实验报告(1)
实验一利用原理图输入法设计4位全加器一、实验目的：掌握利用原理图输入法设计简单组合电路的方法，掌握MAX+plusII的层次化设计方法。
通过一个4位全加器的设计，熟悉用EDA软件进行电路设计的详细流程。
二、实验原理：一个4位全加器可以由4个一位全加器构成，全加器的进位以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的低位进位输入信号cin相接。
1位全加器f-adder由2个半加器h-adder和一个或门按照下列电路来实现。
半加器h-adder由与门、同或门和非门构成。
四位加法器由4个全加器构成1234三、实验内容：1. 熟悉QuartusII软件界面,掌握利用原理图进行电路模块设计的方法。
QuartusII设计流程见教材第五章:QuartusII应用向导。
2.设计1位全加器原理图（1）生成一个新的图形文件（file->new->graphic editor）（2）按照给定的原理图输入逻辑门(symbol－>enter symbol)（3）根据原理图连接所有逻辑门的端口，并添加输入/输出端口（4）为管脚和节点命名：在管脚上的PIN_NAME处双击鼠标左键，然后输入名字；选中需命名的线，然后输入名字。
（5）创建缺省（Default）符号：在File菜单中选择Create Symbol Files for Current File项，即可创建一个设计的符号，该符号可被高层设计调用。
3.利用层次化原理图方法设计4位全加器（1）生成新的空白原理图，作为4位全加器设计输入（2）利用已经生成的1位全加器的缺省符号作为电路单元，设计4位全加器的原理图.4.新建波形文件（file->new->Other Files->Vector Waveform File），保存后进行仿真（Processing ->Start Simulation），对4位全加器进行时序仿真。
EDA实验报告含结果图
EDA电子课程实验报告专业：班级：姓名：学号：实验一四人表决器一实验目的1、熟悉Quartus II软件的使用。
2、熟悉EDA-IV实验箱。
3、熟悉EDA开发的基本流程。
二硬件需求1、RC-EDA-IV型实验箱一台；2、RC-EDA-IV型实验箱配套USB-Blaster下载器一个；3、PC机一台。
三实验原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
四人表决器顾名思义就是由四个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于2人时，则认为不同意。
实验中用4个拨挡开关来表示4个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。
四实验内容VHDL程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;--------------------------------------------------------------------entity EXP3 isport(k1,K2,K3,K4 : in std_logic;ledag : out std_logic_vector(3 downto 0);m_Result : out std_logic);end EXP3;--------------------------------------------------------------------architecture behave of EXP3 issignal K_Num : std_logic_vector(2 downto 0); signal K1_Num,K2_Num: std_logic_vector(2 downto 0); signal K3_Num,K4_Num: std_logic_vector(2 downto 0);beginprocess(K1,K2,K3,K4)beginK1_Num<='0'&'0'&K1;K2_Num<='0'&'0'&K2;K3_Num<='0'&'0'&K3;K4_Num<='0'&'0'&K4;end process;process(K1_Num,K2_Num,K3_Num,K4_Num,)beginK_Num<=K1_Num+K2_Num+K3_Num+K4_Num;end process;process(K_Num) beginif(K_Num>2) thenm_Result<='1';elsem_Result<='0';end if;end process;end behave;实验电路实验二格雷码转换一实验目的1、了解格雷码变换的原理。
eda实验报告完整版
EDA实验报告焦中毅201300121069实验1 4选1数据选择器的设计一、实验目的1．学习EDA软件的基本操作。
2．学习使用原理图进行设计输入。
3．初步掌握器件设计输入、编译、仿真和编程的过程。
4．学习实验开发系统的使用方法。
二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台三、实验说明本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。
实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。
本实验使用Quartus II 软件作为设计工具，要求熟悉Quartus II 软件的使用环境和基本操作，如设计输入、编译和适配的过程等。
实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。
例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。
学会管脚锁定以及编程下载的方法等。
四、实验要求1．完成4选1数据选择器的原理图输入并进行编译；2．对设计的电路进行仿真验证；3．编程下载并在实验开发系统上验证设计结果。
五、实验结果4选1数据选择器的原理图：仿真波形图：管脚分配：实验2 四位比较器一、实验目的1．设计四位二进制码比较器，并在实验开发系统上验证。
2．学习层次化设计方法。
二、实验仪器与器材1．EDA 开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 5．其它器件与材料 若干 三、实验说明本实验实现两个4位二进制码的比较器，输入为两个4位二进制码0123A A A A 和0123B B B B ，输出为M （A=B ），G （A>B ）和L （A<B ）（如图所示）。
用高低电平开关作为输入，发光二极管作为输出，具体管脚安排可根据试验系统的实际情况自行定义。
四、实验要求1．用硬件描述语言编写四位二进制码 比较器的源文件； 2．对设计进行仿真验证； 3．编程下载并在实验开发系统上进行 硬件验证。
eda实验报告1
EDA实验报告1——异步复位同步加载十进制加法计数器一、实验目的（1）、进一步熟悉和掌握Quartus II软件的各模块功能和使用方法；（2）、加深对VHDL语言的了解，熟悉VHDL 语言的语法特点，深刻了解Quartus II仿真中出现的各种问题并能加以解决。
二、实验要求（1）、采用文本输入法设计异步复位同步加载十进制加法计数器。
（2）、编写VHDL源程序，得出正确的仿真波形，并在实验开发系统上进行硬件测试。
三、实验原理异步复位是指复位信号有效时，直接将计数器的状态清零。
在本设计中，通过VHDL来设计一个异步复位同步加载十进制加法计数器。
异步复位同步加载十进制加法计数器有5个输入CLK，RST，EN，LOAD，DATA，2个输出DOUT，COUT。
当时钟信号CLK、复位信号RST、时钟使能信号EN或加载信号LOAD 中的任一位信号发生变化，都将启动进程语句PROCESS。
此时如果RST为‘1’，则看是否有时钟的上升沿；如果此时有CLK信号，且又测得EN=‘1’，接下来就是判断加载控制信号LOAD的电平。
如果LOAD为低电平，则允许将输入口的4位加载数据置入计数寄存器中，以便计数器在此数基础上累加计数。
如果LOAD为高电平，则允许计数器计数；此时若满足计数值小于9，即Q<9计数器将正常计数，即执行语句“Q:=Q+1;”否则将计数器清零。
但如果测得EN=’0’，则跳出IF语句，是Q保持原值，并将计数器向端口输出：“DOUT<=Q;”。
四、实验步骤1、新建一个文件夹ch3.20。
2、输入源程序。
打开Quartus II，做以下步骤，如下：图1—选择文本编辑编辑程序并存盘，存盘文件与实体名一致：图2—存盘好的源程序3、编译，红色光标所指即为Compilation命令：图3—选择编译器编译之后生成的报告：图4—编译成功后的报告4、生成RTL寄存器：选中Tools：图5—选择Tools接着鼠标指向Netlist viewer的第一项RTL viewer。
南理工EDA1实验报告-模电仿真
EDA设计（Ⅰ）实验报告院系：电子工程与光电技术学院专业：电子信息工程学号：914104姓名：指导老师：宗志园目录实验一单级放大电路的设计与仿真 (2)一、实验目的 (2)二、实验要求 (2)三、实验原理图 (3)四、三极管参数测试 (3)五、电路静态工作点测试 (6)六、电路动态参数测试 (8)七、频率响应测试 (10)八、数据表格 (10)九、理论分析 (11)十、实验分析 (11)实验二差动放大电路的设计与仿真 (12)一、实验目的 (12)二、实验要求 (12)三、实验原理图 (12)四、三极管参数测试 (13)五、电路工作测试 (18)六、电路增益测试 (18)七、数据表格 (21)八、理论分析 (22)九、实验分析 (22)实验三负反馈放大电路的设计与仿真 (23)一、实验目的 (23)二、实验要求 (23)三、实验原理图 (24)四、电路指标分析 (25)五、电路幅频特性和相频特性 (30)六、电路的最大不失真电压 (31)七、数据表格 (32)八、误差分析 (33)九、实验分析 (33)实验四阶梯波发生器电路的设计 (34)一、实验目的 (34)二、实验要求 (34)三、实验原理图 (35)四、实验原理简介 (35)五、电路分级调试步骤 (36)六、误差分析 (40)七、电路调整方法 (40)八、实验分析 (40)实验一单级放大电路的设计与仿真一、实验目的（1）设计一个分压偏置的单管电压放大电路，要求信号源频率5kHz，峰值5mV ，负载电阻5.1kΩ，电压增益大于70.（2）调节电路静态工作点，观察电路出现饱和失真、截止失真和正常放大的输出信号波形，并测试对应的静态工作点值.（3）在正常放大状态下测试：1.三极管的输入、输出特性曲线和β、r be、r ce值；2.电路的输入电阻、输出电阻和电压增益；3.电路的频率响应曲线和f L、f H值.二、实验要求（1）给出单级放大电路原理图.（2）实验过程中各个参数的电路仿真结果：1.给出测试三极管输入、输出特性曲线和β、r be、r ce值的仿真图；2.给出电路饱和失真、截止失真和不失真的输出信号波形图；3.给出测量输入电阻、输出电阻和电压增益的仿真图；4.给出电路的幅频和相频特性曲线(所有测试图中要有相关仪表或标尺数据).（3）给出相关仿真测试结果.（4）理论计算电路的输入电阻、输出电阻和电压增益，并和测试值做比较，分析误差来源.三、实验原理图图1-1 实验原理图四、三极管参数测试图1-2 电路静态工作点（1）输入特性图1-3 测量输入特性曲线电路图图1-4 输入特性曲线（2）输出特性图1-5 测量输出特性曲线电路图图1-6输出特性曲线（3）根据图1-4及公式i V rb be be ∆∆= ， 可计算出r be = . （4）根据图1-6及公式V r c CE ce ∆∆= ，可计算出r ce = . （5）根据图1-2.五、电路静态工作点测试（1）饱和失真图1-7饱和失真波形图1-8饱和失真数据（2）截止失真图1-9截止失真波形及其数据（3）正常放大黄色曲线为输入波形，蓝色曲线为输出波形.图1-10正常放大波形六、电路动态参数测试（1）Av图1-11 Av测量电路计算，得到.（2）Ri图1-12 Ri测量电路计算，得到.（3）Ro图1-13 Ro测量电路计算，得到. 七、频率响应测试图1-14 频率响应测试八、数据表格表1-1 静态工作点调试数据表1-2 电路正常工作数据九、理论分析（1）Ri理论值：.误差：.（2）Ro理论值：.误差：.（2）Av理论值：.误差：.十、实验分析本实验是EDA的第一项实验，在老师的指导下我初步了解了电路仿真的基础知识和Multisim软件的使用方法，并完成了第一个电路：单机放大电路的设计与参数测量。
EDA实验报告1_8位全加器
EDA技术与应用实验报告姓名学号专业年级电子信息工程实验题目八位全加器设计实验目的1.熟悉QuartuaⅡ的文本和原理图输入方法设计简单组合电路2.通过8位全加器的设计掌握层次化设计的方法3.学会对实验板上的FPGA/CPLD开发系统硬件电路的编程下载及测试实验原理1.由文本输入利用元件例化语句或者原理图输入封装元件的方式，层次化设计1位全加器2.用原理图输入方法，由1位全加器通过低位进位输出cout与高位进位输入cin以串行方式相连接，构成8位全加器实验内容实验一：用原理图输入法设计8位全加器1.原理图输入完成半加器和1位全加器的设计，并封装入库2.层次化设计，建立顶层文件，由1位全加器构成8位全加器3.每一层次均需进行编译、综合、适配、仿真及实验板上硬件测试实验二：用文本输入法设计8位全加器1. VHDL文本输入完成半加器和一位全加器的设计2. 用元件例化语句由1位全加器设计一个8位全加器3.每一层次均需进行编译、综合、适配、仿真及实验板上硬件测试实验步骤实验一1.设计1位全加器<1>完成对半加器的设计（详见P117），编译、仿真、生成可调用元件h_adder.bsf;<2>完成对1位全加器的设计（详见P118），编译、仿真与下载，生成可调用原件f_adder.bsf;2.利用1位全加器进行8位全加器的设计<1>新建文件夹adder_8bit，作为顶层文件的目录，将底层文件h_adder.bdf、f_adder.bdf拷贝到此目录下。
新建一个初始原理图adder_8bit.bdf,并为其创建project,将三个设计文件加入工程。
<2>在原理图编辑窗口，调入元件f_adder.bsf，连接线路，对引脚命名，完成对8位全加器的设计。
<3>选择芯片EP1K100QC208-3，引脚锁定并再次编译，编程下载，分析实验结果。
实验二1.设计1位全加器<1>分别新建子文件夹，用来保存底层文件或门or2a.VHDL、半加器h_adder.VHDL的设计,并分别建立相应的project，进行编译、综合、适配、仿真，确保无error（详见P72）。
EDA实验报告
南京理工大学EDA设计（Ⅰ）实验报告姓名季雄学号0910200226学院自动化学院专业自动化指导老师付文红实验时间2011.10摘要本次实验共包括三个实验，分别为单级放大电路的设计与仿真、负反馈放大电路的设计与仿真、阶梯波发生器电路的设计。
通过计算机仿真给出仿真过程和结果，并分析讨论电路的工作原理、性能特点、技术指标、影响电路的主要参数及电路设计方面的问题，使我们一方面能利用计算机辅助设计工具（Multisim11）来分析与设计电路，另一方面能够更深入地学习和掌握模拟电子线路的基本原理、性能特点及应用。
关键词仿真单级放大负反馈放大阶梯波目录实验一单级放大电路的设计与仿真 (3)实验二负反馈放大电路的设计与仿真 (17)实验三阶梯波发生器电路的设计 (38)实验一单级放大电路的设计与仿真一、实验目的1、掌握放大电路静态工作点的调整与测试方法。
2、掌握放大电路的动态参数的测试方法。
3、观察静态工作点的选择对输出波形及电压放大倍数的影响。
4、熟悉放大电路的幅频和相频特性曲线。
二、实验要求1、设计一个分压偏置的单管电压放大电路，要求信号源频率5kHz(峰值10mV) ，负载电阻5.1kΩ，电压增益大于50。
2、调节电路静态工作点(调节偏置电阻)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。
3、调节电路静态工作点(调节偏置电阻)，使电路输出信号不失真，并且幅度最大。
在此状态下测试：①电路静态工作点值；②三极管的输入、输出特性曲线和β、、值；③电路的输入电阻、输出电阻和电压增益；④电路的频率响应曲线和f L、f H值。
三、实验步骤实验原理：当三极管工作在放大区时具有电流放大作用，只有给放大电路中的三极管提供合适的静态工作点才能保证三极管工作在放大区，如果静态工作点不合适，输出波形则会产生非线形失真——饱和失真和截至失真，而不能正常放大。
当静态工作点设置在合适的位置时，即保证三极管在交流信号的整个周期均工作在放大区时，三极管有电流放大特性，通过适当的外接电路，可实现电压放大。
《电路与模拟电子技术》EDA实验报告(实验一)
《电路与模拟电子技术》EDA实验报告（实验一）
一、实验目的：
1、验证叠加原理的正确性；
2、验证戴维南定理；
二、实验内容
求下图电路的戴维南等效电路，用此电路验证叠加原理的正确性。
1、戴维南等效电路。
第一步：测ab间的开路电压
第二步：测ab间的短路电流
第三步：求等效电阻：
R=18V/4.5A=4Ω
第四步：ab间的电流为I=18V/（4+8）Ω =1.5A
2、验证叠加原理的正确性
第一步：电路中只有电流源作用时，测出ab间的电流
第二步：电路中只有电压源作用时，测出ab间的电流
第三步：算出ab间的电流I=2A-500mA=1.5A
三、实验总结：
在仿真的过程中出现的问题：
验证叠加原理的正确性的第一步时，遇到错误，截图如下：
原因可能为直接在电压源的两端加了一根导线使其短路，将电压源去掉解决了该问题。
心得：此次实验让我掌握了模拟电路中万能表的使用以及multism7
简单的操作，让我对叠加原理和戴维南定理有了更深刻的了解；实验中遇到到错误让我明白做事要细心，不要想当然地按自己认为的去做。
(完整word版)EDA实验报告完整版
数字系统设计基础实验报告实验名称: 1.组合电路设计___2.失序电路设计___3.计数器的设计___4.原理图设计加法器学号: ___ ********__ ____**: ___ **_______班级: __ 计科09-1班_____老师: __ ______中国矿业大学计算机学院2011年10月27日一．实验一: 组合电路的设计二．实验目的三．熟悉QuartusⅡ的VHDL文本设计流程全过程, 学习简单组合电路的设计、仿真和硬件测试。
四．实验任务任务1: 利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤, 得出仿真波形。
最后在试验系统上进行硬件测试, 验证本项设计的功能。
五．任务2: 将此多路选择器看成是一个元件mux21a, 利用元件例化语句描述电路图, 并将此文件放在同一目录中。
六．对于任务中的例子分别进行编译、综合、仿真, 并对其仿真波形作出分析说明。
七．实验过程1.新建一个文件夹, 取名CNT10。
2.输入源程序。
3.文件存盘, 文件名为cnt10, 扩展名为.vhd。
八．创建工程, 按照老师要求对软件进行设置。
九．进行失序仿真, 得到仿真图形。
十．实验程序任务1:entity CNT10 ISport (a,b,s:in bit;y:out bit);end entity CNT10;architecture one of CNT10 isbeginprocess (a,b,s)if s='0' then y<=a; else y<=b;end if;end process;end architecture one;任务2:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUXK ISPORT (s0,s1: in STD_LOGIC;a1,a2,a3: in STD_LOGIC;outy: out STD_LOGIC );END ENTITY MUXK;ARCHITECTURE double OF MUXK ISSIGNAL tmpout,tmp:STD_LOGIC;BEGINu1: PROCESS(s0,a2,a3,tmp)BEGINIF s0='0' then tmp<=a2;else tmp<=a3;END IF ;END PROCESS u1 ;u2: PROCESS(s1,a1,tmp,tmpout)BEGINIF s1='0' then tmpout<=a1;else tmpout<=tmp; END IF ;END PROCESS u2 ;outy<=tmpout;END ARCHITECTURE double;十一．实验结果任务1:任务2:十二．实验体会在课堂上对于“EDA与VHDL”这门课的用处及用法一直一知半解, 课上对于一些编程也是学的很模糊, 因为学习过模拟电路与数字电路, 所以总认为器件仿真要用电脑模拟器件或者直接用实物, 但是通过本次实验对QuartusⅡ的初步接触, 了解了其功能的强大。
EDA实验报告一
EDA实验报告实验一3/8 译码器一．实验目的1．学习QuartusⅡ的基本操作；2．熟悉教学实验箱的使用3．设计一个3/8 译码器；4．初步掌握VHDL语言的设计输入，编译，仿真和调试过程；二．所用器件EDA实验箱、EP1K10TC100-3器件三．实验步骤按照教学课件《QUARTUS II 使用方法》，学习QuartusⅡ软件的使用方法：1．在WINDOWS 界面双击QuartusⅡ图标进入QuartusⅡ环境；2．单击File 菜单下的New Project Wizard: Introduction 按照向导里面的介绍新建一个工程并把它保存到自己的路径下面。
（注意路径当中不要有中文和空格）3．单击File 菜单下的New，选择VHDL File 后单击OK，就能创建一个后缀名为.vhd 的文本文件。
另外，如果已经有文本存在，可以按File 菜单里面的Open 来选择你的文件。
4. 改错并重新编译；5. 建立仿真波形文件并进行仿真；6. 选择器件及分配引脚，重新编译；7. 根据引脚分配在试验箱上进行连线；8. 程序下载，观察实验结果并记录；四，实验内容（1）3/8 译码器的VHDL源程序：library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;entity dec3_8 isport (din : in std_logic_vector(2 downto 0) ;dout : out std_logic_vector(7 downto 0));end dec3_8 ;architecture RTL of dec3_8 isbegindout <= "10000000" when ( din = "111" )else"01000000" when ( din = "110" )else"00100000" when ( din = "101" )else"00010000" when ( din = "100" )else"00001000" when ( din = "011" )else"00000100" when ( din = "010" )else"00000010" when ( din = "001" )else"00000001" when ( din = "000" ) ;end RTL ;（2）仿真波形如下图1图1视图可知：当输入全为低电平时，即din=“000”时，输出dout（0）为高电平即dout=“00000001”；当输入din（0）为高电平时，即din=“001”时，输出dout（1）为高电平，即dout=“00000010”.......当输入全为高电平时，即din=“111”时，输出为dout（7）为高电平即dout=“10000000”,可知实现了3/8译码器的功能，即仿真成功。
EDA实验报告一
EDA实验报告| 实验一：全加器设计一．实验目的：1．通过实验初步了解EDA的基本概念；2．初步掌握用VHDL语言及原理图进行单元设计的方法；3．初步了解层次设计法；4．熟悉EDA开发软件的操作。
二．实验内容设计一个两位全加器，并用发光二极管显示结果。
三．实验要求全加器的三个输入（二个数字输入，一个进位输入）用实验箱中W1,SW2,SW3控制，二个输出用发光管LED1,LED2显示。
整个设计采用层次设计方法，顶层文件采用原理图输入法。
整个电路设计思路分三部分：1半加器电路设计；2.全加器电路设计，是在半加器的基础上设计的；3.数据输入，输出电路设计。
四．实验步骤1．半加器设计：编写halfaddr.vhd（编辑、设为当前项目、选择器件、编译、仿真无误）2．全加器设计：编写addr.vhd（用结构描述方法的方法、用COMPONENT halfaddr作两次半加构成全加器；编辑、设为当前项目、选择器件、编译、仿真无误）3．顶层文件设计：编辑好endaddr.gdf（用原理图输入设计方法、全加器符号、输入输出端口信号、设为当前项目、选择器件、编译、仿真无误），并观察系统设计的层次结构4．管脚锁定：根据EPF10K10引脚对应表分配好管脚，并进行定时分析6.实验编程下载：确认管脚分配正确，跳线正确，下载程序到芯片。
观察实验现象SW1(a30) LED1(s16) LED2(co17)0 1 0 ▲1 0 0 ▲1 1 0 ▲0 0 1 ▲0 1 1 ▲1 0 1 ▲1 1 1 ▲▲（其中▲代表LED灯亮）五．思考题参考以上方法产生的一位全加器endaddr.gdf：设计出二位全加器。
以下是2endaddr.gdf：经老师验证，结果正确。
六．实验心得：首先谢谢赵老师的细心和悉心帮助。
虽然先前有先使用过软件，但没琢磨透，因此第一次实验都是在尽量学会使用这个软件^_^ 如今基本掌握做实验可以把自己的思路和课本的理论结合起来，受益匪浅；而能把实验正确结果做出来又是很快意的。
EDA试验报告一
EDA实验报告姓名：黄明华班级： 09电气2班学院：机电工程学院学号： 20090502310049指导老师：刘虹EDA实验一设计含异步清零和同步加载与时钟使能的计数器一、实验目的熟悉QuartusII的VHDL文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
二、实验原理在进程语句中含有两个独立的IF语句。
(1)第一个IF语句是非完整的条件语句，因而将产生计数器时序电路；(2)第二个IF语句产生一个纯组合逻辑的多路选择器。
三、实验内容根据4.1节在QuartusII上对例3-20进行编辑、编译、综合、适配仿真。
说明例句中各语句作用。
给出所有时序信号的仿真波形，根据波形详细描述词设计的功能特点，包括RST、EN、LOAD、DATA、CLK等型号的同步与异步特性。
查阅编译后的计数器的时序特点，从时序仿真图和了解从计数器时钟输入至计数数据输出的延时，包括不同优化约束后的改善情况，以及当选择不同FPGA目标器件后延时差距和毛刺情况，给出分析报告。
四、程序设计与分析LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT(CLK,RST,EN,LOAD :IN STD_LOGIC;DATA:IN STD_LOGIC_VECTOR(3 DOWNTO 0);DOUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END CNT10;ARCHITECTURE BEHAV OF CNT10 ISBEGINPROCESS(CLK,RST,EN,LOAD)VARIABLE Q :STD_LOGIC_VECTOR(3 DOWNTO 0); BEGINIF RST='0' then q:=(OTHERS=>'0');ELSIF CLK'EVENT AND CLK='1' THENIF EN='1' THENIF(LOAD='0') THEN Q:=DATA;ELSEIF Q<9 THEN Q:=Q+1;ELSE Q:=(OTHERS=>'0');END IF;END IF;END IF;END IF;IF Q="1001"THEN COUT<='1';ELSE COUT<='0'; END IF;DOUT<=Q;END PROCESS;END BEHAV;（1）当时钟信号CLK、复位信号RST、时钟使能信号EN或加载信号LOAD中任一信号发生变化，都将启动进程语句PROCESS。
EDA实验报告-实验1-简单组合逻辑设计
暨南大学本科实验报告专用纸课程名称EDA实验成绩评定实验项目名称简单组合逻辑设计指导教师郭江陵实验项目编号01 实验项目类型验证实验地点B305 学院电气信息学院系专业物联网工程组号：A6一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。
EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V；EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为 2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。
请参考前面第二章中关于“电源模块”的说明。
二、实验目的1、熟悉Max+Plus II下简单的VHDL文本方式设计。
2、学习使用JTAG接口下载逻辑电路到CPLD并能调试到正常工作。
3、熟悉数字电路集成设计的过程。
三、实验原理译码器是把输入的数码解出其对应的数码，例如：BCD至7段显示器执行的动作就是把一个四位的BCD码转换成7个码的输出，以便在7段显示器上显示这个十进制数。
译码器有N个二进制选择线，那么最多可译码转换成2N个数据。
当一个译码器有N条输入线及M条输出线时，则称为N×M的译码器。
3×8译码器是依此而来。
3×8译码器真值表如下表所示：四、实验内容把译码器的输入接到拨码开关，输出端接8个LED灯，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证3×8译码器的工作状态。
五、实验要求学习使用Max+Plus II 的使用VHDL 语言组成简单的数字逻辑电路。
六、设计框图及原理图首先判断使能端口EN 状态，当其满足高电平时，判断三个输入端口A2、A1、A0的状态来决定输出，如使能端口为低电平则固定输出不受三个逻辑输入A2、A1、A0的影响，使能有效时按照三个输入状态来决定八个输出的状态。
EDA设计实验报告
EDA设计（一）实验报告专业：电气工程及其自动化摘要通过实验学习和训练，掌握基于计算机和信息技术的电路系统设计和仿真方法。
要求：1. 熟悉Multisim软件的使用，包括电路图编辑、虚拟仪器仪表的使用和掌握常见电路分析方法。
2. 能够运用Multisim软件对模拟电路进行设计和性能分析，掌握EDA设计的基本方法和步骤。
Multisim常用分析方法：直流工作点分析、直流扫描分析、交流分析。
掌握设计电路参数的方法。
复习巩固单级放大电路的工作原理，掌握静态工作点的选择对电路的影响。
了解负反馈对两级放大电路的影响，掌握阶梯波的产生原理及产生过程。
关键字：电路仿真 Multisim 负反馈阶梯波目录实验内容：实验一：单级放大电路的设计与仿真--------------------------2 实验二：差动放大电路的设计与仿真--------------------------13 实验三：负反馈放大电路的设计与仿真-----------------------21 实验四：阶梯波发生器的设计与仿真--------------------------29实验一：单级放大电路的设计与仿真一．实验目的1. 掌握放大电路静态工作点的调整和测试方法。
2. 掌握放大电路的动态参数的测试方法。
3. 观察静态工作点的选择对输出波形及电压放大倍数的影响。
二．实验内容1.放大电路原理图：2.饱和失真，截止失真，不失真的波形图及静态工作点：A）饱和失真：正半轴最大幅度：3.767mV负半轴最大幅度：-3.321mV幅度差值大于10%，故可以认为已失真，且为饱和失真。
饱和时三极管静态工作点：三极管Vce=2.96318-2.91560<<1VB）截止失真：正半轴最大幅度：323.6mV负半轴最大幅度：374.5mV幅度差值大于10%，故可以认为已失真，且为截止失真。
截止时三极管静态工作点：三极管Vce=6V>>1V。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一单级放大电路的设计与仿真一、实验目的1.掌握放大电路静态工作点的调整和测试方法2.掌握放大电路的动态参数的测试方法3.观察静态工作点的选择对输出波形及电压放大倍数的影响二、实验要求1. 设计一个分压偏置的单管电压放大电路，要求信号源频率10kHz(峰值1mV) ，负载电阻3.9kΩ，电压增益大于70。
2. 调节电路静态工作点(调节偏置电阻)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。
3. 调节电路静态工作点(调节偏置电阻)，使电路输出信号不失真，并且幅度最大。
在此状态下测试：①电路静态工作点值；②三极管的输入、输出特性曲线和b 、 rbe 、rce值；③电路的输入电阻、输出电阻和电压增益；④电路的频率响应曲线和fL、fH值。
三、实验步骤1、饱和失真：分压偏置电路设计电路图如下，其中滑动变阻器、R1、R2为分压偏置电阻，NPN 三极管采用射极形式输出，调节滑动变阻器至最大值的5%处左右，输入信号放大到3mv/10kHz可明显观察到失真波形。
饱和失真波形如下：对电路进行静态直流分析，得到参数数值如下：Uc=4.32668V，Ub=4.92895V，Ue=4.26508V，则Ub>Uc>Ue，显然三极管的静态工作点在饱和区，输出波形为削底失真。
削底原理如图：因为静态工作点在饱和区，饱和区的放大能力不如放大区好，放大倍数很小，所以在输入特性中输入波形产生削顶，而采用的是射极输出，输出波形与输入波形反向，故输出波形为削底。
2、截止失真在饱和失真电路的基础上，将滑动变阻器换成200kΩ的电阻，调节滑动变阻器至65%就构成了截止失真电路如下图：示波器波形如下：对电路进行静态直流分析，所得数据如下：Uc>Ub>Ue但Ube<Uon,显然电路处于截止失真状态即削顶失真。
削顶原理如下图：因为静态工作点在截止区，截止区的放大倍数很小，所以在输入特性中输入波形产生削底，而采用的是射极输出，输出波形与输入波形反向，故输出波形为削顶。
3、放大电路在饱和失真电路中，调节滑动变阻器至10%，设计电路图参数如下：观察示波器波形如下：两万用表示数如下：70154100008.707801.108>≈⨯==Ui Uo Av 理论上：6.158//2//)61()//4//3(≈+=RbeR R R Rce R R Av β（用到后面的计算值）误差为%9.2%1006.1581546.158=⨯-对电路进行静态分析，所得参数数据如下：Ub=4.18073V，Uc=4.98415V，Ue=3.52479V，Ube=0.65558V，则Uc>Ub>Ue且Ube>Uon,电路此时处在放大状态。
①求输入特性、Rbe保持三极管Uce电压与静态时一致，扫描电压Ube，以Ib为输出，得到三级管的输入特性曲线，测试电路设计如下图：得到输入特性曲线如下图：k Ibe Ube Rbe 76.110008973.186086.191724.6554263.656=⨯--=∆∆=②求输出特性、β、Rce保持三极管Ube 电流与静态时一致，扫描电压Uce ，以Ic 为输出，得到三级管的输出特性曲线，测试电路设计如下图：输出特性曲线：得到输出特性曲线如下图：找到静态工作点，得到参数如下图：则：131100023754.16374.1=⨯-=∆∆=Ib Ic β在输出特性曲线上找到静态工作点附近的两点计算Rce ：k k Ice Uce Rce 09.76366.16377.14548.14626.1=--=∆=③求输入输出电阻： a.求输入电阻在信号输入端接入万用表测电流，求输入电阻的电路图如下：万用表测出电流值如下图：则：Ω=Ω==k k Ii Ui Ri 3.1787.54508.707 理论上：Ω=+=k Rbe R R R Ri 21.1//2//)61( 误差为：%4.7%10021.121.13.1=⨯- b.求输出电阻将负载电阻断开，去掉交流小信号，在输出端接上测试小信号源，测其电压、电流计算出输出电阻。
万用表所测数值如下：则：Ω=Ω==k k Io Uo Ro 36.2681.299107.707 理论上：Ω==k R Rce Ro 29.23// 误差为：%05.3%10029.229.236.2=⨯-④求频响特性：对放大电路进行交流分析得到电路的频响特性如下图：从图上可知，20|lgAv|的峰值为43.8710，所以选取3db 下降处所对应的频率值作为上下限频率，如图：=1.7088kHzfL=17.6202MHzfH四、实验小结本次试验让我又重新温习了一遍模电书，隔了一个暑假，我已经忘掉好多了，许多基本概念都搞混了，算是给自己一个重新捡回知识的机会，另外，Multisim10.0这款软件自从上次在电子电工综合实验后一直没用过，所以也是温习了一下这个，不过之前只是简单的运用了它的画图功能，这次则运用到它强大的模拟仿真功能。
这个实验是四个实验中最简单的，也是老师给我们提示最多的，加上之前预习过，所以做得还算顺利，主要是Multisim这款软件的仿真功能我不是很熟，所以处理起数据来比较不顺手，不过后来用多了就好多了。
结论本次试验让我对仿真实验的基本流程有了进一步的了解，收获了很多。
首先是电路的一些常用的分析方法：直流静态工作点分析法、交流分析法、直流扫描法等，同时我对Multisim这款强大的软件有了深层次的认识，熟悉了它的一些常用分析功能，这对于我将来对于电路的分析有很大的帮助。
参考文献[1]付文红、花汉兵《EDA技术与实验》机械工业出版社 2007年[2]华成英、童诗白《模拟电子技术基础》（第四版）高等教育出版社 2006年[3]郑步生、吴渭《Multisim 2001 电路设计及仿真入门与应用》 2002年实验二差动放大电路的设计与仿真一、实验目的1.掌握两种差动放大电路（长尾差动放大电路和带有恒流源的差动放大电路）的静态工作点的调试方法。
2.掌握两种差动放大电路的差模电压放大倍数、输入电阻、输出电阻的测试方法。
了解差模电压放大倍数的频率特性，观察交流参数的特点；注意比较两种差动放大电路差模输入时的各自特点。
3.掌握两种差动放大电路的共模电压放大倍数、输入电阻、输出电阻的测试方法。
了解共模电压放大倍数的频率特性，观察交流参数的特点；注意比较两种差动放大电路共模输入时的各自特点。
二、实验要求1. 设计一个带射极恒流源(由三极管构成)的差动放大电路，要求空载时的AVD 大于20。
2. 测试电路每个三极管的静态工作点值和b 、 rbe 、rce值。
3. 给电路输入直流小信号，在信号双端输入状态下分别测试电路的AVD、AVD1、AVC、 AVC1值。
三、实验步骤1、求交流信号电压增益差分放大电路是用两只参数特性完全相同的三极管，采用相同的连接方式、相同的电阻参数连接而成。
因为两三极管的特性跟参数设置均相同，而都采用射极输出的方式，可知差放电路对共模信号两输出端电位时刻相同，就有效地克制了温度漂移。
而差分电路需要技能采用较低的电源电压、又能有很大的等效电阻Re的发射极电路，电流源具备上述特点。
则差分电路设计图如下：两万用表示数如下图：73100008.707656.51=⨯==Ui Uo Av采用直流静态分析而得电路的静态工作点如下图所示：2、各管参数的计算①Q1管的参数a.求Rbe为保证三极管集电极与射极的电压之差Ube为静态值，扫描基极电压Ub，以ib输出，得到Q1管的输入特性曲线，扫描电路如下：Q1管的输入特性曲线如下图：输出参数如下图：k k Ibe Ube Rbe 31.18693.240519.263411.6648915.665=--=∆∆=b.求β、R bc要求输出特性则要求保证基极电流ib 为静态值，扫描集电极与射极的电压差Uce ，以ic 为输出。
求解电路图如下：得到输出特性曲线如下：6.208100057799.3823.4=⨯-=∆∆=Ib Ic βk k Ice Uce Rce 4.38163.4823.40484.70712.7=--=∆=②Q2管略（与Q1管同） ③Q3的参数 a.求R be求输入特性曲线方法同上，求Q3的输入特性曲线电路图如下：Q3的输入特性曲线如下：Ω=--=∆=8.3903342.752334.799524.7004762.702k Ib Ube Rbeb.求Q3的β、Rce求Q3的输出特性方法同上，电路图如下：Q3的输出特性曲线如下图：8.138100059082.96022.10=⨯-=∆∆=Ib Ic βΩ=--=∆=k k Ic Uce Rce 034.15801.106242.107108.17564.13、给电路输入1mv 的直流小信号 ①输入直流差模小信号 a.双端输出 设计电路图如下：万用表示数如下：06.732122.146-=-==Ui Uo Avd理论上：82.7131.11)4.31/(4.316.2081)//3(-=++⨯⨯-=+∙-=RbeR Rce R Avd β误差为：（73.06-71.82）/71.82=1.73%b.单端输出 设计电路图如下：因为输入信号为差模直流小信号，采用的是单端输出，故用万用表测出来的数据中包含静态工作点电压，求单端放大倍数时要将静态电压减掉才是放大电压值。
另外，因为采用的是直流小信号，故可采用直流工作点分析的方法测量电压值，这样所测结果可精确到小数点后5位。
由上面交流小信号时所测已知静态工作电压为6.99552V ，直流分析结果如下：5.361000299552.692245.6111-=⨯-=∆=Ui Uo Avd理论上：91.3521-==AvdAvd误差为：（36.5-35.91）/35.91=1.64%②输入直流共模小信号 a.双端输出共模输入双端输出设计电路图如下：万用表示数如下：01024215.7101215.7241012≈⨯=⨯==--Ui Uo Avc 因为差分放大电路对采用双端输出的共模小信号有很好的抑制作用，所以可以近似认为Avc=0。
b.单端输出直流小信号共模输入单端输出的分析同差模输入单端输出，设计电路图如下：测量单端输出电压：01.010********.699551.61-=⨯-=∆=Ui Uo Avc理论上：Ω=++⨯+⨯+⨯=++∙+=K R R R Rbe R Rce Ro 437.63)11011013908.018.1381(034.1)57//651(β00407.0437.63)8.2061(231.114.314.318.138)1(21)//3(1-=⨯+⨯+++⨯⨯-=+++-=Ro Rbe R Rce R Avc ββ 此误差比较大，因为测量值Rce 、Rbe 、β均有误差，经公式计算放大后造成误差比较大。