计算机组成原理(第二章3)

浮点运算流水线 80x87 80486、Pentium


谢 谢！


第五步：舍入处理 在对阶、向右规格化时，尾数要向右移位， 这样被右移的尾数的低位部分会丢掉，造 成一定误差，必须进行舍入处理。 “0舍1入”法：“4舍5入”法 “恒置1”法：让尾数的最后一位=1

就近舍入 朝0舍入 朝+∞舍入 朝-∞舍入 阶码上溢： +∞、 -∞ 阶码下溢： 0 尾数上溢： 尾数的绝对值>=2，尾数右移1位 尾数下溢： 尾数右移时，尾数的最低有效位从尾 数域右端移出，要进行舍入处理

74182芯片：DIP16
图2.12
Cn+x=G0+P0Cn Cn+y=G1+P1Cn+x=G1+G0P1+P0P1Cn Cn+z=G2+P2Cn+y=G2+G1P2+G0P1P2+P0P1P2C

n

Cn+4=G3+P3Cn+z =G3+G2P3+G1P1P2+G0P1P2P3+P0P1P2P3Cn

2、逻辑表达式

表2.4

Cn+i+1=XiYi+YiCn+i+Cn+iXi =Yi+YiCn+i+Cn+iXi =Yi(1+Cn+i)+Cn+iXi =Yi+XiCn+i
Cn+1=Y0+X0Cn Cn+2=Y1+X1Cn+1=Y1+Y0X1+X0X1Cn Cn+3=Y2+X2Cn+2=Y2+Y1X1+Y0Y1X2+X0X1X2C
计算机组成原理 （第二章3）
第二章 运算方法和运算器
数据与文字的表示方法 定点运算方法 定点运算器的组成 浮点运算方法 浮点运算器的组成

2.5 定点运算器的组成

运算器包括：算术/逻辑运算单元、数据缓 冲寄存器、通用寄存器、多路转换器数据 总线
2.5.1 逻辑运算
1、逻辑非运算 x= 01001011, /x= 10110100 y= 11110000, /y= 00001111
可控加法/减法单元（CAS） 并行除法器 定点除法（重点）

74181： DIP24 M=H 逻辑运算；M=L 算术运算 16种逻辑运算功能； 16种算术运算功能

74182： DIP16 CLA：先行进位部件 内部总线：单总线、双总线


浮点加法/减法： （重点） 5步（0操作数检查、比较阶码大小并完成 对阶、尾数求和运算、结果规格化、舍入 处理） 浮点乘法/除法： （重点） 5步（0操作数检查、阶码加/减操作、尾数 乘/除操作、结果规格化、舍入处理）

2.6.2 浮点乘法、除法运算
1、浮点乘法、除法运算规则 x=2Ex • Mx y=2Ey • My x • y= 2Ex+Ey • (Mx•My) x / y= 2Ex-Ey • (Mx / My)

2、浮点乘、除法运算步骤
第一步：0操作数检查 第二步：阶码加/减操作 第三步：尾数乘/除操作 第四步：结果规格化及舍入处理
例29：
τ=90ns + 10ns =100ns τ1 + τ2 + τ3 + τ4 = 300ns Ck = 300/100 = 3

Ck = 300/75 = 4
例30：

图2.19
2.6.4 浮点运算器实例
1、CPU之外的浮点运算器 80x87浮点运算器（协处理器、数值处理器）： 8087、80287、80387
2、逻辑加运算（逻辑或） x=1 0 1 0 0 0 0 1 y=1 0 0 1 1 0 1 1 xνy=1 0 1 1 1 0 1 1
3、逻辑乘运算（逻辑与） x=1 0 1 1 1 0 0 1 y=1 1 1 1 0 0 1 1 x^y=1 0 1 1 0 0 0 1
4、逻辑异运算（逻辑异或） x=1 0 1 0 1 0 1 1 y=1 1 0 0 1 1 0 0 x^y=0 1 1 0 0 1 1 1

字符信息的表示：ASCII 汉字编码：内部码、输入码、字模码（点 阵码）

定点数（补码）加法（重点） 定点数（补码）减法（重点） 溢出的概念、溢出的检测（重点）


半加器(HA) 全加器(FA) 行波进位的补码加/减法器 十进制加法器(BCD码加法器) 不带符号的阵列乘法器（绝对值相乘） 求补器：补码->绝对值 绝对值->补码 带符号的阵列乘法器（补码） （重点） 直接补码并行乘法


图2.16

第一步：0操作数检查
第二步：比较阶码大小并完成对阶 使阶码小的向阶码大的对齐 如果Ex < Ey，则x向y对齐。即阶码小的尾 数(Mx)向右移位，每右移一位，其阶码(Ex) 加1，直到x、y的阶码相等(Ex = Ey)。

第三步：尾数求和运算 二个定点小数的相加/相减
第四步：结果规格化 (1)、当尾数求和的结果绝对值>=2，向右规 格化，即尾数右移1位，阶码加1； (2)、当尾数求和的结果绝对值<1，向左规 格化，即尾数左移若干位，直至尾数的绝 对值>1，阶码相应减少。
G*=G3+G2P3+G1P1P2+G0P1P2P3 P*=P0P1P2P3

Cn+4=G*+P*Cn
G*：成组进位发生输出 P*：成组进位传送输出

图2.13：8个74181+2个74182构成 的32位并行ALU
2.5.3 内部总线

ห้องสมุดไป่ตู้
总线结构 内部总线：CPU内各部件的连线 外部总线：系统总线，CPU与存储器、I/O之间的 连线 单向传送总线： 双向传送总线：

(2)、尾数处理

截断处理

舍入处理： “置1”法 “0舍1入”法
2.6.3 浮点运算流水线
1、流水线原理 工厂中的流水线装配线 时间并行性、空间并行性 线性流水线：T={T1,T2,…,Tk} 过程段：Si 高速的缓冲寄存器：L τ=max{τi}+τl=τim+τl

流水线处理： Tk=k+(n-1) 非流水线处理： TL=n*k


加速比： Ck=TL/Tk=n*k/[k+(n-1)]
2、流水线浮点加法器

包括4步： 0操作数检查 对阶操作 尾数操作 结果规格化 图2.18


x=1.1000 * 22
y=1.1100 * 24
x + y=1.0001 * 25

n

Cn+4=Y3+X3Cn+3 =Y3+Y2X3+Y1X2X3+Y0X1X2X3+X0X1X2X3Cn
G=Y3+Y2X3+Y1X2X3+Y0X1X2X3 P=X0X1X2X3 Cn+4=G+PCn

G：进位发生输出 P：进位传送输出


先行进位发生器(CLA)
3、算术逻辑运算的实现

摩根定理：
x+y=x*y
x*y=x+y
2.5.2 多功能算术/逻辑运算单元

图2.2(P35)：n个全加器构成的行波进位加 法器 缺点：串行进位 只能完成加法/减法运算 先行进位：并行进位

1、基本思想

图2.10
Fi=Xi⊕Yi⊕Cn+i Cn+i+1=XiYi+YiCn+i+Cn+iXi

74181芯片：DIP24 No.12=GND 图2.11(a)
No.24=+5V
M=0：算术运算 M=1：逻辑运算

负逻辑：Cn=L 正逻辑：Cn=H

图2.11(b) 图2.11(b)
表2.5： (A=B)：表示F=1111时，(A=B)管脚=1

4、两级先行进位的ALU

以异步方式与80386并行工作 可处理包括二进制浮点数、二进制整数和压缩十 进制数串三大类7种数据
字整数 短整数 长整数 短实数 长实数 临时实数 十进树串


图2.20：80x87浮点运算器逻辑框图
指数模块： 算术运算部件： 可编程移位器：


寄存器堆：8个80位


图2.14(a)：带有缓冲器的双向数据总线
三态逻辑电路（三态门）： “0”状态 “1”状态 高阻状态

图2.14(b)：带有锁存器的4位双向数据总线
2.5.4 定点运算器的基本结构

运算器包括：ALU、阵列乘法器、寄存器、 多路开关、三态缓冲器、数据总线等逻辑 部件
1、单总线结构的运算器

图2.15(a)：
优点：控制电路比较简单 缺点：操作速度较慢

2、双总线结构的运算器

图2.15(b)：
3、三总线结构的运算器

图2.15(c)：
2.6 浮点运算方法和浮点运算器
2.6.1 浮点加法、减法运算

x=2Ex*Mx y=2Ey*My x±y=(Mx2Ex-Ey±My)*2Ey Ex < Ey