数电第2章 逻辑门

输入/输出逻辑电平 传输延迟时间tpd 扇入/扇出系数

功耗
指门电路通电工作时所消耗的电功率， 它等于电源电压Vcc和电源电流Icc的乘积。
53
54
标准TTL门的输入 / 输出逻辑电平 :
55
传输延迟时间tpd
t pd
tPHL和tPLH的定义 :
1 (tPHL tPLH ) 2
46
2.4.2
TTL集成电路逻辑门
TTL门电路由双极型三极管构成，其特点是速度快、 抗静电能力强，但其功耗较大，不适宜做成大规 模集成电路。
47
48
TTL门电路有74（民用）和54（军用）两大系列， 每个系列中又有若干子系列。
TTL系列速度及功耗的比较:
54系列与74系列的比较
系列 54 74
74系列3.3V CMOS门电路的基本子系列如下：

74LVC：低压CMOS（Lower-voltage CMOS）。 74ALVC：先进低压CMOS（Advanced Lower-voltage CMOS）。
52
2.4.4

集成电路门的性能参数
数字集成电路的性能参数主要包括：
直流电源电压 TTL集成电路的标准直流电源电压为 5V，最低4.5V，最高5.5V。CMOS集成电 路的直流电源电压可以在3~18V之间，74 系列MOS集成电路有5V和3.3V两种。
A0 0 A 1 A A A A
5
“与”运算的逻辑表达式为： F = A· B
A 0 0 1 1 B 0 1 0 1
F A B
0 0 0 1
与门电路的功能： 有 0 出 0 全 1 出 1
6
与门的逻辑符号:
例2-2 : 向2输入与门输入图示的波形，求其输 出波形F。 解：
A 0 0 1 1 B 0 1 0 1
F A B
1 1 1 0
18
2.2.1
与非门
例2-6：如图2-16所示，向2输入与非门输入图示的 波形，求其输出波形F。
19
2.2.2
或非门
或非逻辑功能： 有1出0，全0出1
“或非”运算：“或”运算后再进行“非”运算 的复合运算； 或非门：实现“或非”运算的逻辑电路。 或非门的逻辑关系表达式为：F A B
最常用的复合逻辑门有： 与非门、或非门、与或非门和异或门等。
17
2.2.1
与非门
与非逻辑功能： 有0出1，全1出0
“与非”运算：“与”运算后再进行“非”运算 的复合运算； 与非门：实现“与非”运算的逻辑电路。 与非门的逻辑关系表达式为： F A B 与非门的逻辑符号 ： “与非”门真值表 ：
三态逻辑门符号：
2.3.1
三态逻辑门
控制端EN高电平有效
控制端EN低电平有效
高电平有效的三态门真值表 ：
36
三态门的应用：
三态门用于总线传输：多路数据在总线上的分时 传送，只要控制各个门的EN输入端 ；
用三态门实现数据双向传输 ：
37
2.3.2
集电极开路逻辑门
集电极开路门，简称OC门。其特点是门电路内部 输出三极管的集电极开路。在使用时，必须外接 “上拉电阻RP” 。
26
逻辑门电路
27
逻辑门电路
28
二极管与门
+VCC(+5V) R 3kΩ
低电平<1V,高电平>3V
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
5V
D1 A D2 B
Y
0V
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0.7V 0.7V 0.7V 5V
D1 D2 导通 导通 导通 截止 截止 导通 截止 截止
（4）CMOS集成门的逻辑功能、外特性和性能参数。
1
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
逻辑门真值表的列法
画各种逻辑门电路的输出波形
2
在逻辑代数中，最基本的逻辑运算有与、或、非 三种 。 最基本的逻辑关系有三种：与逻辑关系、或逻辑 关系、非逻辑关系。 实现基本逻辑运算和常用复合逻辑运算的单元电 路称为逻辑门电路。
Y=AB
A B
&
Y
29
二极管或门
5V A D1 0V B D2
低电平<1V,高电平>3V
A
0
Y R
B
0 1 0 1
Y
0 1 1 1
0 1 1
3kΩ
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
F A B
0 1 1 1
“或”逻辑的运算规律为：
000 0 1 1 0 1 11 1
A0 A A 1 1 A A A
9
“或”运算的逻辑表达式为： F = A+B
A 0 0 1 1 B 0 1 0 1
F A B
0 1 1 1
或门电路的功能： 全 0 出 0 有 1 出 1
例2-5: 向非门输入图示的波形，求其输出波形F。 解：
15
2.2
复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算
与非门、或非门的逻辑功能
异或门、同或门的逻辑功能 各种复合逻辑门的真值表描述及输出波形
16
复合逻辑运算：基本逻辑运算的复合。 复合逻辑门：实现复合逻辑运算的电路。
31
三极管非门
低电平<1V,高电平>3V
A 0
Y 1 0
YA
1
32
33
34
2.3
其它逻辑门
主要内容：
三态逻辑门的逻辑功能
含有三态逻辑门电路的分析
集电极开路输出逻辑门的逻辑功能 集电极开路输出逻辑门的应用
35
三态输出门（简称TS门）有三种逻辑状态，即0、 1、Z。第三种状态为高阻状态(Z)，或禁止状态。
当OC门输出低电平时，发光二极管导通发光； 当OC门输出高电平时，发光二极管截止。
OC门驱动执行机构：
OC门输出低电平时，继 电器J中有电流，开关吸 合，驱动执行装置运行。
41
例题2-11 ：写出表2-10所示 门电路的输出逻辑表达式， 列出真值表，并说明逻辑 功能。
表2-10 例2－11 A 0 0 1 1 C 0 1 0 1 F1 0 高阻 1 高阻 F2 高阻 1 高阻 0
在图（b）中，若令A表示开关处于常开位置，则 A¯表示开关处于常闭位置。
A 断开 闭合
FA
1 0
13
“非”运算的逻辑表达式为： F A
“非”运算真值表 :
A 0 1
FA
1 0
“非”逻辑的运算规律为：
1 00
A A A A 1 A A 0
14
1 0
非门的逻辑符号:
10
或门的逻辑符号:
例2-4 : 向2输入或门输入图示的波形，求其输 出波形F。 解：
11
2.1.2
非门
非逻辑门(简称非门):实现“非”运算的电路。 只要某一条件A具备时，事件F不发生； A不具备时，事件F发生。
12
2.1.2
非门
逻辑“非”运算可用图（a）中的开关电路来说明。
解：C=0时，F1=A； C=1时，F1输出高阻状态。 因此它是一个使能端低电平有效的 三态缓冲器门，C为使能端。
42
例题2-11 ：写出表2-10所示 门电路的输出逻辑表达式， 列出真值表，并说明逻辑 功能。
表2-10 例2－11 A 0 0 1 1 C 0 1 0 1 F1 0 高阻 1 高阻 F2 高阻 1 高阻 0
3
2.1.1
与门
与逻辑门(简称与门):实现“与”运算的电路 只有当决定某一事件的条件全 部具备时，事件F才发生。
开关电路中： 两个开关相串联
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯F 灭 灭 灭 亮
4
“与”运算真值表 :
“与”逻辑的运算规律为：
00 0 0 1 1 0 0 1 1 1
Y=A+B
A B
30
≥1
Y
二极管门电路的电平偏移问题： 由于二极管的正向压降，经过一级门后，输出 电平与输入电平有约0.7V（硅管）的偏移，许多级 门电路互相串接时，将使高、低电平偏离标准数值 越来越远，以至造成错误结果。 常采用二极管和三极管的组合电路 来消除串接时产生的电平偏移，并提高 带负载能力。
OC与非门的逻辑符号 ：
38
OC门的应用
1、实现“线与”功能：两个OC门输出端可以直接相 连。
F F1 F2 AB CD
39
OC门的应用
2、OC门用来实现电平转换：
当线与的OC门F1 、F2的输出级都截止时， F输出高电平即为电源的电压Vcc
40
OC门的应用
3、OC门用做驱动显示器件：
解：C=1时，F2= A ； C=0时，F2输出高阻状态。 因此它是一个使能端高电平有效的 三态非门，C为使能端。
43
2.4
集成电路逻辑门
主要内容：
TTL集成逻辑门的概念 比较各种TTL系列的特性 CMOS集成逻辑门的概念 集成电路逻辑门的性能参数 计算具体逻辑器件的扇出系数 TTL与CMOS两种集成电路在混合应用时的接口
：
电源电压（V） 4.5 ~ 5.5 4.75 ~ 5.25 环境温度（℃） －55 ~ +125 0 ~ 70
49
2.4.3
CMOS集成电路逻辑门
50
因此，COMS门比TTL门应用更为广泛。
51
2.4.3
CMOS集成电路逻辑门
同TTL门电路一样，CMOS门电路也有74和54两大系列。 74系列5V CMOS门电路的基本子系列如下：
或非门的逻辑符号 ：
“或非”门真值表 ：
A 0 0 1 1 B 0 1 0 1
F A B
1 0 0 0
20
2.2.2
或非门
例2-7 ：如图2-19所示，向2输入与非门输入图示的 波形，求其输出波形F。
21
2.2.3 异或门
两变量的异或逻辑功能： 输入两变量相异时输出为1。
异或门：实现“异或”逻辑运算的逻辑电路。 异或门的逻辑关系表达式为：F A B AB AB 异或门的逻辑符号 ：
F A B
1 0 0 1
24
2.2.4
同或门
例2-9：如图2-25所示，向同或门输入图示的 波形，求其输出波形F。
注：多变量的“同或”逻辑运算输入变量的取 值组合中，有偶数个0时，输出为1； 反之，输出为0。
25
逻辑门电路
注：DTL：Diode Transistor Logic TTL：Transistor Transistor 述
集成电路：把若干个有源器件和无源器件及其连线，按照 一定的功能要求，制作在一块半导体基片上。 最简单的数字集成电路是集成逻辑门。
集成电路的优点：如体积小、耗电省、重量轻、可靠性高
45
数字集成电路的规模一般是根据门的数目来划分
集成电路逻辑门按照组成的有源器件可分为两大类：

74HC和74HCT：高速CMOS（High-speed CMOS），T表示和TTL直接兼 容。 74AC和74ACT：先进CMOS（Advanced CMOS），它们提供了比TTL系 列更高的速度和更低的功耗。 74AHC和AHCT：先进高速CMOS（Advanced High-speed CMOS）。
7
2.1.2
或门
或逻辑门，简称(或门):实现“或”运算的电路。 在决定事件结果的诸多条件中， 只要有任何一个满足，事件F就 会发生。
开关电路中两个开关相并联
A 0 0 1 1 B 0 1 0 1
F A B
0 1 1 1
8
“或”运算真值表 :
A 0 0 1 1 B 0 1 0 1
同或门
两变量的同或逻辑功能： 输入两变量相同时输出为1。
“同或”运算：“异或”运算之后再进行“非” 运算。 同或门：实现“同或”逻辑运算的逻辑电路。 同或门的逻辑关系表达式为： F A B A B AB AB 同或门的逻辑符号 ：
“同或”门真值表 ：
A 0 0 1 1 B 0 1 0 1
44ttl集成逻辑门的概念比较各种ttl系列的特性cmos集成逻辑门的概念集成电路逻辑门的性能参数计算具体逻辑器件的扇出系数ttl与cmos两种集成电路在混合应用时的接口45集成电路
第二章
内容提要：
逻辑门
（1）数字电路的基本逻辑单元——门电路，及其 对应的逻辑运算与图形描述符号 。 （2）三态逻辑门和集电极开路输出门 。 （3）TTL集成门的逻辑功能、外特性和性能参数 。
“异或”门真值表 ：
A 0 0 1 1 B 0 1 0 1
F A B
0 1 1 0
22
2.2.3
异或门
例2-8 ：如图2-22所示，向异或门输入图示的 波形，求其输出波形F。
注：至于多变量的“异或”逻辑运算：输入变 量的取值组合中：有奇数个1时，输出为1； 反之，输出为0。
23
2.2.4