集成电路设计基础期末考试复习题

集成电路设计基础期末考试复习题
1. 摩尔定律的内容：单位⾯积芯⽚上所能容纳的器件数量，每12-18个⽉翻⼀番。

2. 摩尔定律得以保持的途径：特征尺⼨不断缩⼩、增⼤芯⽚⾯积及单元结构的改进。

3. 图形的加⼯是通过光刻和刻蚀⼯艺完成的。

4. 在场区中，防⽌出现寄⽣沟道的措施：⾜够厚的场氧化层、场区注硼、合理的版图。

5. 形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。

6. 实际的多路器和逆多路器中输⼊和输出⼀般是多位信息，如果对m个n位数据进⾏选
择，则需要n位m选⼀多路器。

7. 在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。

8. 版图设计规则可以⽤两种形式给出：微⽶规则和⼊规则。

9. 常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶
硅技术。

10. 要实现四选⼀多路器，应该⽤2位⼆进制变量组成4个控制信号，控制4个数据的选
择。

11. 摩尔分析了集成电路迅速发展的原因，他指出集成度的提⾼主要是三⽅⾯的贡献：特征尺⼨不
断缩⼩、芯⽚⾯积不断增⼤、器件和电路结构的不断改进。

12. 缩⼩特征尺⼨的⽬的：使集成电路继续遵循摩尔定律提⾼集成密度；提⾼集成度可以使电⼦设
备体积更⼩、速度更⾼、功耗更低；降低单位功能电路的成本，提⾼产品的性能/价格⽐，使产品更具竞争⼒。

13. N阱CMOS主要⼯艺步骤：衬底硅⽚的选择T制作n阱⼧场区氧化⼧制作硅栅⼧形成
源、漏区T形成⾦属互连线。

14. 解决双极型晶体管纵向按⽐例缩⼩问题的最佳⽅案之⼀，就是采⽤多晶硅发射极结构，避免发
射区离⼦注⼊对硅表⾯的损伤。

15. n输⼊与⾮门设计考虑，根据直流特性设计：Kr=KN/KP=n 3/2；根据瞬态特性设计：
Kr=KN/KP=n 。

n输⼊或⾮门设计考虑，根据直流特性设计：Kr=KN/KP=n -3/2；根据瞬态特性设计：Kr= Kr=KN/KP=1/ n.
16. CE等⽐例缩⼩定律要求器件的所有⼏何尺⼨，包括横向和纵向尺⼨，都缩⼩k倍；衬
底掺杂浓度增⼤K倍；电源电压下降K倍。

CV等⽐例缩⼩定律要求器件的所有⼏何尺⼨都缩⼩K倍；电源电压保持不变；衬底掺杂浓度增⼤a K倍，以便使内部的耗尽层宽度和外部尺⼨⼀起缩⼩。

QCE等⽐例缩⼩定律要求器件尺⼨K倍缩⼩，电源电压减⼩a /K倍（1VaV K ）,衬底掺杂浓度增⼤a K倍，使耗尽层宽度和器件尺⼨⼀样缩⼩。

17. 正胶在曝光时被光照的光刻胶发⽣分解反应，在显影时很容易被去掉。

18. 先进的双极晶体管结构的三个基本特征：⾃对准⼯艺、多晶硅发射极技术和深槽隔离技术。

19. 存储器的总体结构包括：存储单元阵列、译码器、输⼊/输出缓冲器、时钟和控制电路。

20. 要使电路正常⼯作，时钟信号为低电平的时间必须⼤于电路的上升时间。

21. 制作硅栅具体步骤：⽣长缓冲层、沟道区注⼊、离⼦注⼊、CVD⼯艺淀积多晶硅、多
晶硅掺杂、光刻和刻蚀形成多晶硅栅的图形。

22. BiCMOS 技术的特点？
23. MOS存储器主要分为哪两⼤类？随机存取存储器RAM的可分为：动态随机存取存储
发射结注⼊电流集电结注⼊电诡
-1
■
-1 L—
器和静态随机存取存储器。

如果构成CMOS反相器的NMOS和PMOS管参数不对称，则反相器的直流电压传输特性曲线将发⽣变化。

在VTN=-VTP 的情况下，如果Kr=1，贝U Vit=0.5VDD ;如果Kr > 1,贝U
Kr=KN/KP=1/n 。

常⽤掺杂⽅法：扩散和离⼦注⼊。

PN结隔离SBC结构⼯艺流程：衬底材料制备T埋层的形成T N型外延层的形成T隔离区的形成T晶体管基区的形成T晶体管发射区和引线孔的形成T⾦属化的形成。

集成电路的加⼯过程的三种基本操作：形成某种材料的薄膜；在各种材料的薄膜上形成需要的图形；通过掺杂改变材料的电阻率或杂质类型。

NMOS晶体管可分为两种类型：增强型NMOS和耗尽型NMOS。

N+埋层的两个作⽤：减⼩晶体管集电区串联电阻和减弱寄⽣PNP管效应。

输⼊缓冲器两⽅⾯作⽤：作为电平转换的接⼝电路和改善输⼊信号的驱动能⼒。

在门电路中，要使速度不退化，则串联管⼦的导电因⼦要增⼤n倍，获得最佳性能的设计是：KNeff=KPeff。

形成材料薄膜的⽅法：化学汽相淀积（CVD ）、物理汽相淀积（PVD ）和低功耗⽅法。

版图设计规则给出了三种尺⼨限制：______________ 、同⼀层次图形之间的最⼩间距、不同层次图形之间的对准容差，或叫套刻间距。

形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。

在驱动很⼤的负载电容时，需要设计合理的输出缓冲器，需满⾜：提供所驱动负载需要的电流、使缓冲器的
____________________________________ 最⼩。

为了保证电路能正常⼯作，⼀般对电路的输⼊逻辑电平有⼀个允许的变化范围，在这个输⼊电平的变化范围内，可以保证输出逻辑电平正确。

允许的输⼊电平变化范围就是电路的逻辑摆幅。

QCE等⽐例缩⼩定律要求电源电压减⼩a /K倍（1 VaV K）,在选择a时可以根据实
际应⽤需要分为⾼性能⽅案和低功耗⽅案。

PMOS晶体管可以分为：增强型PMOS和耗尽型PMOS。

IC⼯艺进⼊超⼤规模时代以后，SBC⼯艺已不能满⾜集成电路发展的需要，主要有三个原因：SBC结构晶体管管芯⾯积⼤，集成度低；SBC结构晶体管⾯积⼤，导致寄⽣电容⼤，因此⼤⼤降低了电路的速度；由隔离墙P型区引⼊的PNP寄⽣晶体管可能导
致闩锁效应。

对CMOS反相器的直流噪声容限有三种不同的定义⽅法：由极限输出电平定义的噪声容限；由单位增益点定义的噪声容限；由反相器逻辑阈值定义的最⼤噪声容限。

由于CMOS电路具有最⼤的逻辑摆幅、噪声容限⼤，⼀般CMOS电路的设计主要是考虑速度和⾯积要求。

在晶体管的EM模型中，端电流和端电压之间的关系。

%dE
⼛—(1?).
J -1
24.
25.
26.
27.
28.
29.
30.
31.
32.
33.
34.
35.
36.
37.
38.
39.
40.
41.
42.
43. 影响MOS晶体管阈值电压的因素有哪些？
44. MOS管在不同⼯作状态下本征电容值。

45. MOS晶体管的本征电容通常是指哪⼏部分电容？MOS晶体管的寄⽣电容通常是指哪
⼏部分电容？
答：MOSFET本征电容包括：栅-衬电容CGB ;栅-源电容CGS;栅-漏电容CGDMOSFET
寄⽣电容包括：栅-源、栅-漏覆盖电容；栅-衬底覆盖电容；源、漏区pn结势垒电容。

46. 连线寄⽣效应对集成电路性能的影响。

答：连线寄⽣效应的影响：连线存在着寄⽣电阻、电容；由于⾦属的电阻率是基本不变的，
这将导致按⽐例缩⼩后电路内连线的电阻增⼤；芯⽚⾯积增⼤使连线长度增加，连线RC延迟影响加⼤；连线寄⽣效应对电路可靠性和速度带来影响。

47. ⼩尺⼨MOS器件中的⼆级效应包括哪些？
答：⼩尺⼨MOS器件中的⼆级效应包括：短沟道效应；窄沟道效应；饱和区沟道长度调制效应；迁移率退化和速度饱和；热电⼦效应。

48. 对长沟道MOS器件⼀般都采⽤简单的⼀维模型计算MOS晶体管的电流，试推导出线
性区和饱和区的简单电流⽅程（采⽤以下近似：缓变沟道近似；强反型近似；只考虑
多⼦的漂移运动，忽略少⼦扩散电流；近似认为反型载流⼦的迁移率是常数；薄层电荷近似）
49. 在MOS晶体管中，栅和源、漏区之间存在哪两种边缘效应？
50. 以富NMOSI路为例说明电荷分享问题对电路的影响。

--------- T------- I DD
答:--------------- 4 r Mn
电荷分享问趁等效电曙
c L r DD =（c l+c L ）v f
DD
51.
晶体管采⽤共基极接法时，输出特性曲线表现为：当V CB > 0时，
l c 基本不随V CB 变化，
V CB V 0时，l c 随V CB 的减⼩剧烈变⼩到 0,⽤EM 模型分析上述现象。

当 VCB >O 时，exp(V BC ) 1，则:
V t
V
BE
I C F I ES (e t 1) I CS
的减⼩IC 减⼩，最后IC 可以等于0. 52. SPICE 中的MOS 晶体管模型有哪些? 54.依据MOS 晶体管电容的简化模型，作为简单分析,
53.集成电路中的电阻可以⽤哪些⽅法形成？与 MOS ⼯艺兼容的电阻包括哪些?答：IE 不变反映VBE 基本不变，由I C
V
BE
F I ES @W
1)
V
BC
G(e Vt 1)
上式反映在VCB>0的条件下集电极电流
IC 与VCB ⽆关。

⽽当VCB<0时，即集电结正偏,
exp(
V
BE
V
BC
不可忽略，得：l c F I ES e Vt
I cs e Vt ,
由此可见，VCB<0条件下，随 VCB
输⼊、输出电容可以近似取为什么? w foul (0)= bu
出魄电荷分拿的祭件
go 时* A=0； G=1 时，A=t = R 始终灼（U
爲+』⼆瓷⼕⼩⽫+⼕特点：N-L & P-S
_ ■ 1 订⿊
+ 特点：N-L & P-O
忌［（⼕"育-代"录0
"爲=0 ■*■ ^OL - 0
N S & P-S
CMOS反相器的直流电压传输⿐特点:
⽤J TK岭bbo+怙甩、
Ffa/fUL
56.
根据⼀个四位⼆选⼀多路器真值表，写出该逻辑表达式，并画出该多路器的逻辑图和
电路图。

控制信号
输出
Y3~Y0
￥S
i i0
i00
0i B3~B0
00A3~A0答：⼀个实际的四位CMOS⼆选⼀多路器
57. 画出实现Y (A B)C D逻辑功能的逻辑图和电路图，如果根据对电路性能的要求确定了K peff和K Neff，设计电路中每个管⼦的导电因⼦。

答：逻辑图
Y=(A+B)C^D。