计算机组成原理移位运算实验

实验4 移位运算实验

一、实验目的

1.掌握移位寄存器的工作原理及其应用。

2.熟悉移位寄存器的逻辑功能及实现各种移位功能的方法。

二、实验设备

74LS194组件一片，单脉冲一个,开关若干，灯泡若干

三、实验原理

移位寄存器是一种由触发器连接组成的同步时序电路，每个触发器的输出连到下一级触发器的数据输入，所有触发器共用一个时钟脉冲源，在时钟脉冲的作用下，存储在移位寄存器中的二进制信息，逐位左移或右移。移位寄存器原理框图如图4所示：

在上图中，每一个方框A、B、C、D代表一位寄存器。如果移位寄存器原状态为1000，A输入接地，每送一个CP时钟之后，数码“1”由A―D的方向移动一位，若逐级移动，它就实现了寄存器的串行输入――串行输出的移位工作方式。

四、实验步骤

五、 1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖

到实验设计流程栏中。

六、 2. 搭建实验流程：将已选择的组件进行连线,搭建好的实验流程图如

图5所示。

3. 验证74LS194双向移位寄存器的逻辑功能。

芯片引脚如下: 0－3号引脚是4个并行输入端A～D， 4，5号是和右移输入端DSR和左移输入端DSL， 6、7号引脚是S0.S1两个控制输入端，8号是复位端RD （低电平有效）为“异步清零”输入端，9、10号引脚分别是CP时钟脉冲和电源信号，11－14号为QA～QD输出端，15号引脚是接地端。它能实现清零,存数,移位.保持等功能.

①清零：给RD一个低电平，则清除原寄存器中的数码，实现QA、QB、QC、QD 清零。

②存数：当S1=S0=1时，CP上升沿到达时，触发器被置为QAn+1=A,

QBn+1=B,QCn+1=C, QDn+1=D,移位寄存器处于“数据并行输入”状态。

③移位：S1=0,S0=1,CP上升沿到达时，触发器被置为QAn+1=DSR , QBn+1=QAn, QCn+1=QBn , QDn+1= QCn,这时移位寄存器处在“右移”工作状态。

S1=1,S0=0,CP上升沿到达时，触发器被置为QAn+1=QBn, QBn+1=QCn, QCn+1= QDn , QDn+1= DSL，这时移位寄存器处在“左移”工作状态。

④保持：当S1=S0=0时，Qi n+1= Qi n ，移位寄存器处在“保持”工作状态。

74LS194的真值表

注：本次实验的结果的记录形式自由设计，但必须清楚地反映实验的过程和结果五、实验结果与分析

实验结果如下表所示：

Rd S1S0D SR D SL CP Q A n Q B n Q C n Q D n Q A n+1Q B n+1Q C n+1Q D n+1测试功能

0 ΧΧΧΧΧΧΧΧΧ0 0 0 0 异步清零

1 1 1 ΧΧ↑ΧΧΧΧA B C D同步置数1 0 1 0 0 ↑ 1 0 0 1 0 1 0 0 右移1 0 1 1 0 ↑0 1 1 0 1 0 1 1 右移1 1 0 0 0 ↑ 1 0 0 1 0 0 1 0 左移1 1 0 0 1 ↑0 1 1 0 1 1 0 1 左移1 0 0 ΧΧ↑ΧΧΧΧQ A n Q B n Q C n Q D n保持

从表中可以看出，Rd为0时，Q A Q B Q C Q D将异步清零。当S1S0同时为1时，

Q A Q B Q C Q D将被直接置数为A B C D四个输入端输入的数据。当S1S0同时为0 1 时，

Q A Q B Q C Q D将进行右移，Q A位置则由D SR来填充。同理，当S1S0同时为 1 0 时，

Q A Q B Q C Q D将进行左移，Q D位置则由D SL来填充。而S1S0同时为0 0 时，

Q A Q B Q C Q D将保持数据不变。

实验截图如下：

六、感想与总结

移位运算实验，其实就是对74LS194的特性的一些验证，由于之前学过数字电路，对这

片芯片的功能有所了解，所以整个实验过程没有遇到什么大的麻烦，很顺利的完成了实

验。