LPM函数知识和运用LPM函数设计逻辑电路
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
3)数据地址指针DPTR 数据地址指针DPTR是一个16位的专用地址指针寄存器,
它由DPH和DPL这两个特殊功能寄存器组成。DPH是DPTR 的高8位,DPL是DPTR的低8位,其组成如下:
DPTR用于存放16位地址,可对外部数据存储器RAM64KB (0000H~0FFFFH)地址空间寻址。
本章以二十一位加法器为项目,比较原理图输入法、VHDL程序 设计法和应用宏功能lpm_add_sub模块设计法的各自特点;同时 还将进一步扩展介绍其他常用的宏功能模块,并以相应例子进行讲 解。
上一页 返 回
§5.2 完成工作任务的引导
一、资讯
为完成二十一位加法器的设计,需先了解加法器的相关知识。 • 1.半加器
上一页 返 回
§5.3 相关技术基本知识与基本技能
IP包括基本宏功能(Megafunction/PLM )和 MegaCore两 种,在Altera的开发工具QuartusⅡ中,有一些内带的基本宏功能 可供设计者使用。本节将主要介绍这些基本宏函数功能。
一、 LPM函数的基本概念和分类
1.基本概念 LPM是参数可设模块库的英文缩写(Libraay of Parameterized Modules ),这些可以以图形或硬件描述语言形 式方便调用的宏模块,使得基于EDA技术的电子设计的效率和可靠性 有了很大的提高。设计者可以根据实际电路的设计需要,选择LPM库 中合适模块,并为其设定适当的参数,就能满足自已的设计需要,在
实现两个数的加法,考虑当前位向高位进位但不考虑低位进位 的加法器称为半加器。在数字系统中,对被加数、加数及和的描 述通常采用二进制。在用EDA技术实现时常采用原理图输入方式 或硬件描述语言方式实现。 • 2.全加器
考虑低位进位的加法器称为全加器,其可以看做是在半加器的 基础上增加一低位进位的输入端。在用EDA技术实现时,可采用 原理图方式或硬件描述语言方式实现。
2. 1. 2 CPU结构
CPU从功能上可分为控制器和运算器两部分,下面分别介 绍这两部分的组成及功能。
1.控制器 控制器由程序计数器PC、指令寄存器、指令译码电路、定
时控制与条件转移逻辑电路、数据地址指针DPTR等组成。 其功能是对来自程序存储器中的指令进行译码,通过定时控 制电路,在规定的时刻发出各种操作所需的内部和外部的控 制信号,使各部分协调工作,完成指令所规定的功能。控制 器各功能部件简述如下。
上一页 下一页
§5.1 工作任务的陈述与背景
在本章中,将充分利用QuartusⅡ软件内带基本宏功能模块的 优势,介绍利用LPM宏模块来设计加法器。这一方法既可克服上述 两种设计方法的不足,又可充分利用QuartusⅡ软件现有模块, 简化设计人员的设计步骤,减轻设计人员的工作量。同时,还可以 根据设计人员的需求方便地添加时钟输入端,使能输入端,加、减 控制端等。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
2.运算器 运算器由算术逻辑运算部件ALU、累加器ACC、寄存器B
、暂存寄存器、程序状态字寄存器PSW、堆栈指针SP等组成 ,另外为提高数据处理和位操作功能,还增加了一些专用寄 存器。运算器各功能部件简述如下。 1)算术逻辑运算部件ALU 算术逻辑运算部件ALU在定时控制逻辑电路发出的内部控 制信号的控制下,可以进行如下的算术/逻辑操作:
上一页 下一页
§5.2 完成工作任务的引导
2.应用VHDL语言方法设计 在这种设计方法下,常见实现方法有两种:
• 一是与原理图方法设计类似,先用VHDL语言设计出半加器 或全加器,再运用元件例化语句完成相应多位加法器的设计; • 二是利用VHDL语言中的“+”操作运算符,直接进行编程。 设计原理如图5-2所示。由于篇幅限制,本章在第4章基础上, 将八位扩展为二十一位。 3.应用LPM函数方法设计
§5.2 完成工作任务的引导
四、实施
本章将采用二种方法对比设计,具体的设计方法和流程请参见 5.3节。
五、检查
我们将用Quartus Ⅱ软件的仿真工具进行仿真,并结合硬件情 况,将设计稍做改动,在硬件上进行测试。
六、评估
通过本次设计,可比较常用逻辑电路的几种设计方法的优缺点, 为更为复杂的设计打下基础。
下一页
ห้องสมุดไป่ตู้
第2章 MCS-51系列单片机的结构
2.1 MCS-51单片机的内部结构 2.2 MCS-51单片机的存储器结构 2.3 MCS-51单片机的并行输入/输出(I/O
)接口 2.4 MCS-51单片机应用系统的构成
2.1 MCS-51单片机的内部结构
2.1.1MCS-51的结构框图
①完成两个二十一位的二进制数的相加; ②有低位进位输入端; ③有高位进位输出端; ④能结合实际应用要求扩展时钟输入端,加、减控制端等。
二、项目的背景
加法器是最基本、最常见的组合逻辑器件。在日常应用中,可用 它来实现加法、乘法等运算的设计。可用的加法器有半加器、全加
下一页
§5.1 工作任务的陈述与背景
在这种设计方法下,根据要实现的加法器的具体功能,利用 QuartusⅡ软件内带的基本宏功能lpm_add_sub模块,对
上一页 下一页
§5.2 完成工作任务的引导
该模块进行端口和参数定义,实现设计要求。由于此方法是基于 参数可设置模块,此模块不仅能完成简单的加法器的功能,更能 在该模块的选择范围内设置相应端口,从而大大减轻设计人员的 设计负担。根据所用环境的不同,可分为原理图输入法中应用 LPM函数和VHDL设计中应用 LPM函数,如图5-3所示。
器、串行进位加法器、超前进位加法器等。常见的集成加法器有 74LS283, 74LS385等。
在运用EDA工具来设计数字系统时,加法器是最常见的组合逻 辑器件的设计。在以往设计中,往往采用原理图方法或VHDL语言 设计方法来获得相应的逻辑。采用原理图方法,须设计人员对加法 器的原理有较深入的了解,一旦加法器的输入位数增大,将会导致 所用基本逻辑器件增加、电路复杂等缺点; 而采用VHDL硬件描述 语言实现设计,若采用从全加器到多位加法器描述,存在程序较复 杂、占用硬件资源大、实际生成电路复杂等缺点。因此对较大数值 数据进行相加时,若采用传统的设计方式,则存在较大的资源浪费。
下一页
§5.2 完成工作任务的引导
• 3.加法器 加法器是实现多位二进制数据相加的组合逻辑器件。一般实现两
个多位二进制数据的相加,并能根据需要设置使能端、时钟输入端 等。 • 4.三十二位加法器
实现两个二十一位二进制数的相加,即完成加数与被加数均最大 为4294967296的两个数的加法,并将相加后的结果和向更高位 的进位表示出来。同时能根据设计者的实际情况,添加上异步清零 控制端、时钟输入端等,并能实现减法运算。
品有8031和87510 8031是一个无ROM的8051,它从外部ROM 获取所用的指令,8751是一个用EPROM代替ROM的8051, 除此之外,三者的内部结构及引脚完全相同。今后,除特另 11说明外,用8051这个名称来代表8031、8051和87510
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
三、决策
综合比较二种设计方案,发现二种方案存在各自特点: 1.应用原理图方法设计 在数字电路知识的基础上结合QuartusⅡ软件的基本知识便 可得到相应的电路图并能实现其功能,其相对要求较低,容易理 解和掌握。但当设计或系统较大时,电路复杂,容易出错。
上一页 下一页
§5.2 完成工作任务的引导
2.应用VHDL语言方法设计 击掌握VHDL语言相关语法知识,程序较为简单,符合思维
第5章 应用LPM函数方法设计 三十二位二进制加法器
【要求】
掌握LPM函数知识和运用LPM函数设计逻辑电路的基本方法
【知识点】
•
了解LPM函数的概念和分类
•
掌握QuartusⅡ中LPM的定制方法
•
掌握原理图输入法中LPM函数的应用
•
掌握VHDL程序设计中LPM函数的应用
【重点和难点】
•
QuaatusⅡ的LPM的定制方法
上一页 下一页
§5.2 完成工作任务的引导
二、计划
为更好地进行设计比较,我们将分别讨论二种实现方法,分别是 应用原理图方法、应用VHDL语言方法设计和应用LPM函数方法设计。
1.应用原理图方法设计 在这种设计方法下,在对半加器、全加器及加法器的原理有一定了 解后,根据半加器或全加器的逻辑电路生成半加器或全加器,将其创 立元件符号后再组合生成所需位数的加法器。在本书第3章中已详细 介绍如何用原理图输入法设计八位二进制加法器,本章将在此基础上, 将被加数与加数的八位扩展为二十一位。 其设计示意图如图5-1所示。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
1)程序计数器PC (Program Counter) PC是一个16位的地址寄存器,用于存放将要从ROM中读
出的下一字节指令码的地址,并具有自动加1的功能,因此也 称为地址指针。当CPU要取指令时,将PC的内容送到地址总 线上,从而指向程序存储器中存放当前指令的单元地址,以 便从存储器中取出指令加以分析、执行,同时PC内容自动加 1,指向下一条指令,以保证程序按顺序执行。也可以通过控 制转移指令改变PC值,实现程序的转移。PC不可访问,在 物理结构上是独立的,因此不属于特殊功能寄存器。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
(1)带进位和不带进位的加法。 (2)带借位减法。 (3) 8位无符号数乘法和除法。 (4)逻辑与、或、异或操作。 (5)加1、减1操作。 (6)按位求反操作。 (7)循环左、右移位操作。 (8)半字节交换。 (9)二一十进制调整。 (10)比较和条件转移的判断等操作。
前面已经提到单片机是在一块芯片集成了CPU、RAM、 ROM、定时器/计数器、I/O接口以及串行通信接口等基本功 能部件的一个完整的单片微型计算机。
如图2-1所示为8051单片机功能结构图。如图2 -2所示为 8051单片机内部结构图。
下一页 返回
2.1 MCS-51单片机的内部结构
MCS-51单片机内部包括以下部件: (1)一个8位CPU。 (2)一个片内时钟振荡器,最高时钟频率为12MHzo (3) 4KB程序存储器ROM/EPROM (8031片内无ROM)。 (4) 128B数据存储器RAM。 (5)可寻址的外部程序存储器和数据存储器空间64 KB的机
•
原理图输入法中LPM函数的应用
•
VHDL程序设计中LPM函数的应用
下一页
第5章 应用LPM函数方法设计 三十二位二进制加法器
§5.1 工作任务的陈述与背景 §5.2 完成工作任务的引导 §5.3 相关技术基本知识与基本技能 §5.3 本章小结
上一页
§5.1 工作任务的陈述与背景
一、任务的陈述
设计一个带有低位进位输入端和高位进位输出端的二十一位二进 制加法器,其主要参数如下:
逻辑。但相对要求较高,目生成实际电路较复杂,容易占用较大 资源,引起资源浪费。 3.应用LPM函数方法设计
需要掌握LPM函数相关知识,运用较为简单,相对要求较低, 目是在软件自带库中定制需要逻辑,可选择面广。同时,该函数 是优秀电子工程技术人员的硬件设计成果,其实际生成电路较简 单,资源占用较少。
上一页 下一页
构。 (6) 21个特殊功能寄存器SFR。 (7) 4个8位并行I/O口,共32根I/O线。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
(8) 1个全双工串行口。 (9) 2个16位定时器/计数器。 (10)具有5个中断源,2个优先级的中断结构。 (11)具有位寻址功能的位处理器,适用于位(布尔)处理。 MCS-51系列单片机典型芯片是8051。与8051结构相同的产
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
2)指令寄存器IR (Instruction Register) 指令寄存器是一个8位寄存器,用于暂存待执行的指令,等
待译码。指令译码电路是对指令寄存器中的指令进行译码, 将指令转变为执行此指令所需要的电信号,再经定时控制电 路定时产生执行该指令所需要的各种控制信号。在MSC-51单 片机中这部分电路对用户是透明的。
2.1 MCS-51单片机的内部结构
3)数据地址指针DPTR 数据地址指针DPTR是一个16位的专用地址指针寄存器,
它由DPH和DPL这两个特殊功能寄存器组成。DPH是DPTR 的高8位,DPL是DPTR的低8位,其组成如下:
DPTR用于存放16位地址,可对外部数据存储器RAM64KB (0000H~0FFFFH)地址空间寻址。
本章以二十一位加法器为项目,比较原理图输入法、VHDL程序 设计法和应用宏功能lpm_add_sub模块设计法的各自特点;同时 还将进一步扩展介绍其他常用的宏功能模块,并以相应例子进行讲 解。
上一页 返 回
§5.2 完成工作任务的引导
一、资讯
为完成二十一位加法器的设计,需先了解加法器的相关知识。 • 1.半加器
上一页 返 回
§5.3 相关技术基本知识与基本技能
IP包括基本宏功能(Megafunction/PLM )和 MegaCore两 种,在Altera的开发工具QuartusⅡ中,有一些内带的基本宏功能 可供设计者使用。本节将主要介绍这些基本宏函数功能。
一、 LPM函数的基本概念和分类
1.基本概念 LPM是参数可设模块库的英文缩写(Libraay of Parameterized Modules ),这些可以以图形或硬件描述语言形 式方便调用的宏模块,使得基于EDA技术的电子设计的效率和可靠性 有了很大的提高。设计者可以根据实际电路的设计需要,选择LPM库 中合适模块,并为其设定适当的参数,就能满足自已的设计需要,在
实现两个数的加法,考虑当前位向高位进位但不考虑低位进位 的加法器称为半加器。在数字系统中,对被加数、加数及和的描 述通常采用二进制。在用EDA技术实现时常采用原理图输入方式 或硬件描述语言方式实现。 • 2.全加器
考虑低位进位的加法器称为全加器,其可以看做是在半加器的 基础上增加一低位进位的输入端。在用EDA技术实现时,可采用 原理图方式或硬件描述语言方式实现。
2. 1. 2 CPU结构
CPU从功能上可分为控制器和运算器两部分,下面分别介 绍这两部分的组成及功能。
1.控制器 控制器由程序计数器PC、指令寄存器、指令译码电路、定
时控制与条件转移逻辑电路、数据地址指针DPTR等组成。 其功能是对来自程序存储器中的指令进行译码,通过定时控 制电路,在规定的时刻发出各种操作所需的内部和外部的控 制信号,使各部分协调工作,完成指令所规定的功能。控制 器各功能部件简述如下。
上一页 下一页
§5.1 工作任务的陈述与背景
在本章中,将充分利用QuartusⅡ软件内带基本宏功能模块的 优势,介绍利用LPM宏模块来设计加法器。这一方法既可克服上述 两种设计方法的不足,又可充分利用QuartusⅡ软件现有模块, 简化设计人员的设计步骤,减轻设计人员的工作量。同时,还可以 根据设计人员的需求方便地添加时钟输入端,使能输入端,加、减 控制端等。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
2.运算器 运算器由算术逻辑运算部件ALU、累加器ACC、寄存器B
、暂存寄存器、程序状态字寄存器PSW、堆栈指针SP等组成 ,另外为提高数据处理和位操作功能,还增加了一些专用寄 存器。运算器各功能部件简述如下。 1)算术逻辑运算部件ALU 算术逻辑运算部件ALU在定时控制逻辑电路发出的内部控 制信号的控制下,可以进行如下的算术/逻辑操作:
上一页 下一页
§5.2 完成工作任务的引导
2.应用VHDL语言方法设计 在这种设计方法下,常见实现方法有两种:
• 一是与原理图方法设计类似,先用VHDL语言设计出半加器 或全加器,再运用元件例化语句完成相应多位加法器的设计; • 二是利用VHDL语言中的“+”操作运算符,直接进行编程。 设计原理如图5-2所示。由于篇幅限制,本章在第4章基础上, 将八位扩展为二十一位。 3.应用LPM函数方法设计
§5.2 完成工作任务的引导
四、实施
本章将采用二种方法对比设计,具体的设计方法和流程请参见 5.3节。
五、检查
我们将用Quartus Ⅱ软件的仿真工具进行仿真,并结合硬件情 况,将设计稍做改动,在硬件上进行测试。
六、评估
通过本次设计,可比较常用逻辑电路的几种设计方法的优缺点, 为更为复杂的设计打下基础。
下一页
ห้องสมุดไป่ตู้
第2章 MCS-51系列单片机的结构
2.1 MCS-51单片机的内部结构 2.2 MCS-51单片机的存储器结构 2.3 MCS-51单片机的并行输入/输出(I/O
)接口 2.4 MCS-51单片机应用系统的构成
2.1 MCS-51单片机的内部结构
2.1.1MCS-51的结构框图
①完成两个二十一位的二进制数的相加; ②有低位进位输入端; ③有高位进位输出端; ④能结合实际应用要求扩展时钟输入端,加、减控制端等。
二、项目的背景
加法器是最基本、最常见的组合逻辑器件。在日常应用中,可用 它来实现加法、乘法等运算的设计。可用的加法器有半加器、全加
下一页
§5.1 工作任务的陈述与背景
在这种设计方法下,根据要实现的加法器的具体功能,利用 QuartusⅡ软件内带的基本宏功能lpm_add_sub模块,对
上一页 下一页
§5.2 完成工作任务的引导
该模块进行端口和参数定义,实现设计要求。由于此方法是基于 参数可设置模块,此模块不仅能完成简单的加法器的功能,更能 在该模块的选择范围内设置相应端口,从而大大减轻设计人员的 设计负担。根据所用环境的不同,可分为原理图输入法中应用 LPM函数和VHDL设计中应用 LPM函数,如图5-3所示。
器、串行进位加法器、超前进位加法器等。常见的集成加法器有 74LS283, 74LS385等。
在运用EDA工具来设计数字系统时,加法器是最常见的组合逻 辑器件的设计。在以往设计中,往往采用原理图方法或VHDL语言 设计方法来获得相应的逻辑。采用原理图方法,须设计人员对加法 器的原理有较深入的了解,一旦加法器的输入位数增大,将会导致 所用基本逻辑器件增加、电路复杂等缺点; 而采用VHDL硬件描述 语言实现设计,若采用从全加器到多位加法器描述,存在程序较复 杂、占用硬件资源大、实际生成电路复杂等缺点。因此对较大数值 数据进行相加时,若采用传统的设计方式,则存在较大的资源浪费。
下一页
§5.2 完成工作任务的引导
• 3.加法器 加法器是实现多位二进制数据相加的组合逻辑器件。一般实现两
个多位二进制数据的相加,并能根据需要设置使能端、时钟输入端 等。 • 4.三十二位加法器
实现两个二十一位二进制数的相加,即完成加数与被加数均最大 为4294967296的两个数的加法,并将相加后的结果和向更高位 的进位表示出来。同时能根据设计者的实际情况,添加上异步清零 控制端、时钟输入端等,并能实现减法运算。
品有8031和87510 8031是一个无ROM的8051,它从外部ROM 获取所用的指令,8751是一个用EPROM代替ROM的8051, 除此之外,三者的内部结构及引脚完全相同。今后,除特另 11说明外,用8051这个名称来代表8031、8051和87510
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
三、决策
综合比较二种设计方案,发现二种方案存在各自特点: 1.应用原理图方法设计 在数字电路知识的基础上结合QuartusⅡ软件的基本知识便 可得到相应的电路图并能实现其功能,其相对要求较低,容易理 解和掌握。但当设计或系统较大时,电路复杂,容易出错。
上一页 下一页
§5.2 完成工作任务的引导
2.应用VHDL语言方法设计 击掌握VHDL语言相关语法知识,程序较为简单,符合思维
第5章 应用LPM函数方法设计 三十二位二进制加法器
【要求】
掌握LPM函数知识和运用LPM函数设计逻辑电路的基本方法
【知识点】
•
了解LPM函数的概念和分类
•
掌握QuartusⅡ中LPM的定制方法
•
掌握原理图输入法中LPM函数的应用
•
掌握VHDL程序设计中LPM函数的应用
【重点和难点】
•
QuaatusⅡ的LPM的定制方法
上一页 下一页
§5.2 完成工作任务的引导
二、计划
为更好地进行设计比较,我们将分别讨论二种实现方法,分别是 应用原理图方法、应用VHDL语言方法设计和应用LPM函数方法设计。
1.应用原理图方法设计 在这种设计方法下,在对半加器、全加器及加法器的原理有一定了 解后,根据半加器或全加器的逻辑电路生成半加器或全加器,将其创 立元件符号后再组合生成所需位数的加法器。在本书第3章中已详细 介绍如何用原理图输入法设计八位二进制加法器,本章将在此基础上, 将被加数与加数的八位扩展为二十一位。 其设计示意图如图5-1所示。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
1)程序计数器PC (Program Counter) PC是一个16位的地址寄存器,用于存放将要从ROM中读
出的下一字节指令码的地址,并具有自动加1的功能,因此也 称为地址指针。当CPU要取指令时,将PC的内容送到地址总 线上,从而指向程序存储器中存放当前指令的单元地址,以 便从存储器中取出指令加以分析、执行,同时PC内容自动加 1,指向下一条指令,以保证程序按顺序执行。也可以通过控 制转移指令改变PC值,实现程序的转移。PC不可访问,在 物理结构上是独立的,因此不属于特殊功能寄存器。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
(1)带进位和不带进位的加法。 (2)带借位减法。 (3) 8位无符号数乘法和除法。 (4)逻辑与、或、异或操作。 (5)加1、减1操作。 (6)按位求反操作。 (7)循环左、右移位操作。 (8)半字节交换。 (9)二一十进制调整。 (10)比较和条件转移的判断等操作。
前面已经提到单片机是在一块芯片集成了CPU、RAM、 ROM、定时器/计数器、I/O接口以及串行通信接口等基本功 能部件的一个完整的单片微型计算机。
如图2-1所示为8051单片机功能结构图。如图2 -2所示为 8051单片机内部结构图。
下一页 返回
2.1 MCS-51单片机的内部结构
MCS-51单片机内部包括以下部件: (1)一个8位CPU。 (2)一个片内时钟振荡器,最高时钟频率为12MHzo (3) 4KB程序存储器ROM/EPROM (8031片内无ROM)。 (4) 128B数据存储器RAM。 (5)可寻址的外部程序存储器和数据存储器空间64 KB的机
•
原理图输入法中LPM函数的应用
•
VHDL程序设计中LPM函数的应用
下一页
第5章 应用LPM函数方法设计 三十二位二进制加法器
§5.1 工作任务的陈述与背景 §5.2 完成工作任务的引导 §5.3 相关技术基本知识与基本技能 §5.3 本章小结
上一页
§5.1 工作任务的陈述与背景
一、任务的陈述
设计一个带有低位进位输入端和高位进位输出端的二十一位二进 制加法器,其主要参数如下:
逻辑。但相对要求较高,目生成实际电路较复杂,容易占用较大 资源,引起资源浪费。 3.应用LPM函数方法设计
需要掌握LPM函数相关知识,运用较为简单,相对要求较低, 目是在软件自带库中定制需要逻辑,可选择面广。同时,该函数 是优秀电子工程技术人员的硬件设计成果,其实际生成电路较简 单,资源占用较少。
上一页 下一页
构。 (6) 21个特殊功能寄存器SFR。 (7) 4个8位并行I/O口,共32根I/O线。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
(8) 1个全双工串行口。 (9) 2个16位定时器/计数器。 (10)具有5个中断源,2个优先级的中断结构。 (11)具有位寻址功能的位处理器,适用于位(布尔)处理。 MCS-51系列单片机典型芯片是8051。与8051结构相同的产
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
2)指令寄存器IR (Instruction Register) 指令寄存器是一个8位寄存器,用于暂存待执行的指令,等
待译码。指令译码电路是对指令寄存器中的指令进行译码, 将指令转变为执行此指令所需要的电信号,再经定时控制电 路定时产生执行该指令所需要的各种控制信号。在MSC-51单 片机中这部分电路对用户是透明的。