2021年哈尔滨工程大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年哈尔滨工程大学计算机科学与技术专业《计算机组成原理》科
目期末试卷A（有答案）
一、选择题
1、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。

I.指令字长等于机器字长的前提下，取指周期等于机器周期
Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期
Ⅲ.指令字长和机器字长的长度没有必然关系
Ⅳ为了硬件设计方便，指令字长都和存储字长一样大
A.I、Ⅲ、IV
B.I、Ⅳ
C.Ⅱ、Ⅲ
D.Ⅱ、Ⅲ、Ⅳ
2、直接寻址的无条件转移指令的功能是将指令中的地址码送入（）。

A.程序计数器（PC）
B.累加器（ACC）
C.指令寄存器（IR）
D.地址寄存器（MAR）
3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（）位校验位。

A.4
B.5
C.6
D.7
4、有如下C语言程序段：（）
short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为
A.-32767
B.32767
C.32768
D.32769
5、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。

A.-126
B.-125
C.-32
D.-3
6、某C语言程序段如下：
for（i=0；i<9；i++）{
temp=1；
for（j=0；j<=i；j++）
temp+=a[J]；
sum+=temp；
}
下列关于数组a的访问局部性的描述中，正确的是（）。

A.时间局部性和空间局部性皆有
B.无时间局部性，有空间局部性
C.有时间局部性，无空间局部性
D.时间局部性和空间局部性皆无
7、连续两次启动同一存储器所需的最小时间间隔称为（）。

A.存储周期
B.存取时间
C.存储时间
D.访问周期
8、CPU中不包括（）。

A.操作码译码器
B.指令寄存器
C.地址译码器
D通用寄存器
9、CPU中的译码器要用（）。

A.地址译码人
B.指令译码
C.数据译码1
D.控制信号译码
10、总线宽度与下列（）有关。

A.控制线根数
B.数据线根数
C.地址线根数
D.以上都不对
11、在（）结构中，外部设备可以和主存储器单元统一编址。

A.单总线
B.双总线
C.三总线
D.以上都可以
12、某计算机主存地址空间大小为256MB，按字节编址。

虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图
对虚拟地址03FFF180H进行虚实地址变换的结果是（）。

A.015 3180H
B.003 5180H
C.TLB缺失
D.缺页
13、下列关于超标量流水线特性的叙述中，正确的是（）。

I.能缩短流水线功能段的处理时间
II.能在一个时钟周期内同时发射多条指令
III.能结合动态调度技术提高指令执行并行性
A.仅II
B.仅I、III
C.仅I、II
D. I、II、III
14、对于字符显示器，主机送给显示器的应是显示字符的（）
A.ASCI 码
B.列点阵码
C.BCD码
D.行点阵码
15、下列操作中，不属于“中断隐指令”所完成的是（）。

I.关中断
II.开中断
III.保护现场
IV.保存断点
V.将中断服务程序首地址送PC
A. I，II
B.II，III，V
C.II，III
D.III，V
二、填空题
16、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。

17、存储器的技术指标有存储容量、存取时间、________和________、
18、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。

19、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度是________的。

20、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。

21、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类
22、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。

23、按IEEE754标准，一个浮点数的阶码E的值等于指数的_________加上一个固定的_________
24、PCI总线采用_______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与_______相连。

25、RISC的中文含义是______，CISC的中文含义是______
三、名词解释题
26、小数端：
27、控制存储器的容量
28、位：
29、双重分组跳跃进位：
四、简答题
30、半导体存储器芯片的译码驱动方式有几种？
31、简述微程序控制方式的基本思想。

它有什么优点和缺点？
32、I/0设备有哪些编址方式，各有何特点？
33、请说明程序查询方式与中断方式各自的特点。

五、计算题
34、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？
35、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：
1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新
间隔是多少？
2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设
存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周
期为2ms）？
36、设主存容量为lMB，Cache容量为l6KB，每字块有16个字，每字32位，且按
字节编址。

1）若Cache采用直接映射，试求主存地址字段中各段的位数。

2）若Cache采用4路组相联映射，试求主存地址字段中各段的位数。

六、综合题
37、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围：1）不带符号数表示。

2）原码表示。

3）补码表示。

4）反码表示。

5）移码表示。

38、若某计算机有5级中断，中断响应优先级为1>2>3>4>5，而中断处理优先级
为1>4>5>2>3，要求：
1）设计各级中断服务程序的中断屏蔽位（假设1为屏蔽，0为开放）。

2）若在运行用户程序时，同时出现第2、4级中断请求，而在处理第2级中断过程中，又同时出现1、3、5级中断请求，试画出此时CPU运行过程示意图。

39、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。

共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

1）控制存储器的容量应为多少？
2）设计出微指令的具体格式。

参考答案
一、选择题
1、C
2、A
3、C
4、D
5、B
6、A
7、A
8、C
9、B
10、B
11、A
12、A
13、C
14、A
15、C
二、填空题
16、程序地址
17、存储周期存储器带宽
18、瞬时启动固态盘
19、总线时钟固定
20、阶码指对阶
21、系统程序应用程序系统程序
22、先行阵列流水线
23、真值偏移量
24、集中式中央仲裁器
25、精简指令系统计算机复杂指令系统计算机
三、名词解释题
26、小数端：
将最低字节存到小地址位置.
27、控制存储器的容量
取决于指令的数量，每条指令的微程序长度和微指令代码的利用率。

28、位：
计算机中的一个二进制数据代码，计算机中数据的最小表示单位。

29、双重分组跳跃进位：
n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。

四、简答题
30、答：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。

线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，
行、列译码线的交叉点即为所选单元。

这种方法通过行、列译码信号的重合来选址，也称
矩阵译码。

可大大节省器材用量，是最常用的译码驱动方式。

31、答：（1）微操作命令以为微编码形式变成指令，并固化在rom中（2）讲一条指令
的操作分为若干个微指令序列，用微指令程序对应的解释执行；（3）易于维护，和修改，通用性强，但速度慢；
32、答：统一编址和独立编址。

统一编址是在主存地址中划出一定的范围作为I/0地址，
这样通过访存指令即可实现对1/0的访问。

但主存的容量相应减少了。

独立编址，I/0地
址和主存是分开的，I/0地址不占主存空间，但访存需专门的I/0指令。

33、答：程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优
点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了，CPU时间，但硬件结构相对复杂一些。

五、计算题
34、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：
8Mbit/8bit=lMB。

按半字寻址时，寻址范围为：8Mbit/16bit=512KB。

按字寻址时，寻址范围为：
8Mbit/32bit=256KB。

按双字寻址时，寻址范围为：8Mbit/64bit=128KB。

35、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。

2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间
率”=32μs/2000μs×100%=l.6%。

36、解析：
1）若Cache采用直接映射。

由于每个字块含有16个字（64B），且按字节编址，因此字块内的位数（块内地址位数）为6位。

另外，由于Cache中含有256个块
（16KB/16×4B），因此字块地址位数为8位。

主存容量1MB，说明总位数为20位，因此主存字块标记位数为20-6-8=6位。

主存的地址格式如下：
2）若Cache采用4路组相联映射。

同理，块内地址位数为6位。

由于采用4路组相联映射，即每组4块，因此一共有64组，即组号需要6位。

很容易得到主存字块标记位数为20-6-6=8位。

主存的地址格式如下：
六、综合题
37、解析：此题考查各种机器数的表示范围：
1）不带符号数表示范围：0~255。

2）原码表示：-127~+127。

3）补码表示：-128~+127。

4）反码表示：-127~+127。

5）移码表示：-128~+127。

38、解析：
1）中断屏蔽是用来改变中断处理优先级的，因此这里应该是使中断屏蔽位实现中断处理优先级为1>4>5>2>3。

也就是说，1级中断的处理优先级最高，说明1级中断对其他所有中断都屏蔽，其屏蔽字为全1：3级中断的处理优先级最低，所以除了3级中断本身之外，对其他中断全都开放，其屏蔽字为00100。

以此类推，得到所有各级中断的中断服务程序中设置的中断屏蔽字见下表。

2）CPU运行程序的执行过程如下图所示。

具体过程说明如下：在运行用户程序时，同时出现2、4级中断请求，因为用
户程序对所有中断都开放，所以，在中断响应优先级排队电路中，有2、4两级中
断进行排队判优，根据中断响应优先级2>4，因此先响应2级中断。

在CPU执行2
级中断服务程序过程中，首先保护现场、保护旧屏蔽字、设置新的屏蔽字01100，然后，在具体中断处理前先开中断。

一旦开中断，则马上响应4级中断，因为2级
中断屏蔽字中对4级中断的屏蔽位是0，即对4级中断是开放的。

在执行4级中断结
束后，回到2级中断服务程序执行：在具体处理2级中断过程中，同时发生了1、3、5级中断请求，因为2级中断对1、5级中断开放，对3级中断屏蔽，所以只有1和5
两级中断进行排队判优，根据中断响应优先级1>5，所以先响应1级中断。

因为1
级中断处理优先，级最高，所以在其处理过程中不会响应任何新的中断请求，直到
1级中断处理结束，然后返回2级中断：因为2级中断对5级中断开放，所以在2级中断服务程序中执行一条指令后，义转去执行5级中断服务程序，执行完后回到2级
中断，在2级中断服务程序执行过程中，虽然3级中断有请求，但是，因为2级中断
对3级中断不开放，所以，3级中断一直得不到相应。

直到2级中断处理完回到用户
程序，才能响应并处理3级中断。

39、解析：微指令字长为24位，操作控制字段被分为4组，第1组3位（表示5个微
命令）.第2组4位，（表示8个微命令），第3组4位（表示14个微命令），第4组2
位（表示3个微命令）；判断测试条件字段2位，下地址字段9位。

1）因为下地址字段有9位，所以控制存储器的容量为29×24位。

2）微指令的具体格式如图所示。