数字电子技术加英文注释

AB
Y
00
0
01
0
10
0
11
1
Y=AB
A&
Y
B
2.3 最简单的与、或、非门电路
二、二极管或门 Implement OR-gate with diodes
A VD1
B VD2
Y R
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
VD1 VD2 截止 截止 截止 导通 导通 截止 导通 导通
2.1 概述
TTL: HIGH 2-5V and LOW 0-0.8V.
逻辑电平
5V
高电平UH：
输入高电平UIH
高电平下限 2V
1
输出高电平UOH
低电平UL：
输入低电平UIL
低电平上限 0.8V
0
0V
输出低电平UOL
逻辑“0”和逻辑“1”对应的电压范围宽，
因此在数字电路中，对电子元件、器件
NMOS管电路符号
PMOS管电路符号
2.2 半导体二极管和三极管的开关特性
二、MOS管开关特性
+VDD
RD D
G
ui
S
iD
uo
NMOS管的基本开关电路
选择合适的电路参数，则可以保证 当uI=UIH时，MOS管导通，uo=0=UOL 当uI=UIL时，MOS管截止，uO=VDD=UOH
－ 开关闭合 － 开关断开
2.4 TTL集成门电路
2.输入噪声容限 实际应用中，由于外界干扰、电源波动等原因，可能
使输入电平UI偏离规定值。为了保证电路可靠工作，应对干
扰的幅度有一定限制，称为噪声容限。
低电平噪声容限是指低电平（逻辑0）所对应的电压范 围，用UNL表示：
UNL = UIL,max－UIL
高电平噪声容限是指高电平（逻辑1）所对应的电压 范围，用UNH表示：
②外加反向电压，二极管截止。
门坎电压Uth 硅 PN 结伏安特性
iD(mA)
0.7V
uD(V)
2.2 半导体二极管和三极管的开关特性
二、二极管开关特性
uI
D
V cc R
uo
利用二极管的单向导电 性，相当于一个受外加电压 极性控制的开关。
二极管开关电路
假定：UIH=VCC ，UIL=0 当uI=UIH时，D截止，uo=VCC=UOH 当uI=UIL时，D导通，uO=0.7=UOL
74LS系列门电路前后级联时的输入噪 UNL=0.8V－0.5V=0.3V
声容限为：
UNH=2.7V－2.0V=0.7V
2.4 TTL集成门电路
3.扇出系数 fan-out 扇出系数N是指门电路能够驱动同类门的数量。
要求：前级门在输出高、低电平时，要满足其输出电流
IOH和IOL均大于或等于N个后级门的输入电流的总和。
UNH = UIH－UIH,min
2.4 TTL集成门电路
1
uO
uI 1
5V 1输出 UOH,min
2.7V
UNH UIH,min
5V
1输入
2V
0.5V
UNL
0输出 UOL,max
0V
UIL,max
0.8V
0输入
0V
输入低电平噪声容限：UNL=UIL,max－UOL,max 输入高电平噪声容限：UNH=UOH,min－UIH,min
第2章 逻辑门电路
2.1 概述
Logic Gates
2.2 半导体二极管和三极管的
开关特性
2.3 最简单的与、或、非门电路
2.4 TTL 集成逻辑门电路
2.5 CMOS 集成逻辑门电路
2.6 集成逻辑门的应用
2.7 本章小结
2.1 概 述
主要要求：
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
0
uces 截止区
iB= 0m A
A uce(V )
放大区：发射结正偏，集电结反偏；ube>uT， ubc<0；起放大作用。
截止区：发射结、集电极均反偏，ubc<0V，ube<0V；一般地，ube<0.7V时， ib0V，ic0V；即认为三极管截止。
饱和区：发射结、集电极均正偏； ube>VT， ubc>VT；深度饱和状态下， 饱和压降UCEs 约为0.2V。
今后除非特别说明，一律采用正逻辑。
2.1 概述
二、逻辑电平 V cc
Logic Levels
The voltages used to represent a 1 and a 0 are called logic levels.
VI
Vo
实际开关为晶体二极
管、三极管以及场效
应管等电子器件
S
VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。
四、TTL门电路的重要参数 1.电压传输特性：输出电压跟随输入电压变化的关系曲线。
测试电路
74LS系列门电路标准规定：
低电平输入电压UIL，max＝0.8V 高电平输入电压UIH，min＝2V 低电平输出电压UOL，max＝0.5V 高电平输出电压UOH，min＝2.7V
截止区 线性区 转折区 饱和区
1
A(V) Y(V) <0.8 5 >2 0.2
YA
Y
1
A1
Y
0
2.4 TTL 集成逻辑门
(Transistor-Transistor-Logic)
主要要求：
了解 TTL 非门的组成和工作原理。 掌握 TTL 基本门的逻辑功能和主要外特性。 掌握集电极开路门和三态门的逻辑功能和应用。
了解 TTL 集成逻辑门的主要参数和使用常识。
2.4 TTL集成门电路
与A 门B
&
1
A
B
AB
Y=AB=AB
或A 门B
≥1
1
A+B
A
B Y=A+B=A+B
异A
&
或B 门
≥1 Y ≥1
A B
&Y ≥1 Y =1 Y
Y A B A B A B (A B ) (A B )A ( B ) A B A B A B
2.4 TTL集成门电路
2.4 TTL集成门电路
三、TTL系列门电路
性能比较好的门电路应该是工作速度既快，功耗又小的 门电路。因此，通常用功耗和传输延迟时间的乘积(简称功 耗—延迟积)来评价门电路性能的优劣。功耗—延迟积越小， 门电路的综合性能就越好。
①74：标准系列；
②74H：高速系列；
③74S：肖特基系列；
④74LS：低功耗肖特基系列；74LS系列成为功耗延迟积较 小的系列。74LS系列产品具有最佳的综合性能，是TTL集成 电路的主流，是应用最广的系列。 ⑤74AS：先进肖特基系列；
2.2二极管和三极管的开关特性
主要要求：
理解二极管、三极管的开关特性。 掌握二极管、三极管开关工作的条件。
2.2 半导体二极管和三极管的开关特性
2.2.1 半导体二极管的开关特性
一、二极管伏安特性
反向击穿电压
iD (m A )
UBR
uD(V )
0 0.5 0.7
二极管的单向导电性：
①外加正向电压（>Uth），二极 管导通，导通压降约为0.7V；
二、74S系列门电路
74S系列又称肖特基系列。采用了抗饱和三极管，或称 肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极 管SBD组合而成。SBD的正向压降约为0.3V，使晶体管不会
进入深度饱和，其Ube限制在0.3V左右，从而缩短存储时间，
提高了开关速度。
SBD iD
i ib
(a)
(b)
抗饱和三极管
2.1 概述
门电路是用以实现逻辑关系的电子电路。
分立元件门电路
门
电
路
双极型集成门（DTL、TTL）
集成门电路
MOS集成门
NMOS PMOS
CMOS
2.1 概述
一、正逻辑与负逻辑
正逻辑：用高电平表示逻辑1，用低电平表示逻辑0
负逻辑：用低电平表示逻辑1，用高电平表示逻辑0
在数字系统的逻辑设计中，若采用NPN晶体管 和NMOS管，电源电压是正值，一般采用正逻辑。 若采用的是PNP管和PMOS管，电源电压为负值， 则采用负逻辑比较方便。
－－－ 开关断开 －－－ 开关闭合
2.2 半导体二极管和三极管的开关特性
2.2.2 双极型三极管的开关特性 一、双极型三极管结构
因有电子和空穴两种载流子参与导电过程，故 称为双极型三极管。
NPN型
PNP型
2.2 半导体二极管和三极管的开关特性
二、双极型三极管输入特性
双极型三极管的应用中，通常是通过b,e间的电流iB控制 c,e间的电流iC实现其电路功能的。因此，以b,e间的回路作为 输入回路，c,e间的回路作为输出回路。
AB
Y
00
0
01
1
10
1
11
1
Y=A+B
A ≥1
B
Y
2.3 最简单的与、或、非门电路
三、三极管非门 Implement inverter with BJT
+ Vห้องสมุดไป่ตู้CC R c iC
Rb b
c
uo
ui
iB
利用二极管的压降为0.7Ve，保证
输入电压在1V以下时，开关电路
可三 靠极地管截开止关。电 路
输入为低，输出为高； A 输入为高，输出为低。 0
VCC 3Y 3B 3A 4Y 4B 4A
14 13 12 11 10 9 8 74LS02
1234567
1A 1Y 2A 2Y 3A 3Y G ND 6 反 相 器 74LS04 的 引 脚 排 列 图
1Y 1B 1A 2Y 2B 2A GN D 4 或 非 门 74LS04 的 引 脚 排 列 图
2.2 半导体二极管和三极管的开关特性
四、双极型三极管开关特性
+V CC R c iC
Rb b
c uo
ui
iB
e
利用三极管的饱和与截 止两种状态，合理选择电路 参数，可产生类似于开关的 闭合和断开的效果，用于输 出高、低电平，即开关工作 状态。
三极管开关电路
假定：UIH=VCC ，UIL=0
当uI=UIH时，三极管深度饱和，uo=UCES=UOL － 开关闭合
当uI=UIL时，三极管截止，uO=Vcc=UOH
－ 开关断开
2.2 半导体二极管和三极管的开关特性
2.2.3 MOS管的开关特性
一、MOS管结构 MOS管是金属—氧化物—半导体场效应管的简称。
（Metal-Oxide-Semiconductor Field-Effect Transistor） 由于只有多数载流子参与导电，故也称为单极型三极管。
参数精度的要求及其电源的稳定度的要
求比模拟电路要低。
This figure illustrates the general range of LOWs and HIGHs for a digital circuit.
Logic level for typical CMOS logic circuits
YA
2.4 TTL集成门电路
区别：T1改为多发射极三极管。
b
e1
c
e2
多发射极等效电路
uA(V) uB(V)
0.2 0.2 0.2 3.4 3.4 0.2 3.4 3.4
uY(V)
3.6 3.6 3.6 0.2
AB
Y
00
1
TTL与非门典型电路
01
1
10
1
TTL NAND-gate Y AB 1 1
④74ALS：先进低功耗肖特基系列。
2.4 TTL集成门电路
74LS系列常用芯片
V CC 3A 3B 3Y 4A 4B 4Y
V CC 4A 4Y 5A 5Y 6A 6Y
14 13 12 11 10 9 8 74LS00
1234567
14 13 12 11 10 9 8 74LS04
1234567
1A 1B 1Y 2A 2B 2Y G ND 4 与 非 门 74LS00 的 引 脚 排 列 图
2.3 最简单的与、或、非门电路
一、二极管与门 Implement AND-gate with diodes
VD1 A
VD2 B
+VCC(+5V) R
Y
uA uB
uY
VD1 VD2
0V 0V 0.7V 导通 导通
0V 5V 0.7V 导通 截止
5V 0V 0.7V 截止 导通
5V 5V 5V 截止 截止
c
iB(μ A )
iC
b
iB e
硅 料 NPN 型 三 极 管
0 0.5 0.7 u BE(V )
输入特性曲线
输入回路实质是一个PN结，其输入特性基本等同于
二极管的伏安特性。
2.2 半导体二极管和三极管的开关特性
三、双极型三极管输出特性
c
饱和区
iC
ic(m A )
b
放大区
iB e
硅 料 NPN 型 三 极 管
2.4 TTL集成门电路
b
一、74系列门电路
R1 4kW R2
1.6K W
+Vcc R4 130W
T4
e
c
T1等 效 电 路
A(V) Y(V)
A T1
D2
0.2 3.6
T2
Y 3.4 0.2
T5
D1
R3
1K W
推拉式输出级作A用： Y
降低功耗，提高0 带
1
输入级 中间级 输出级
负载能力 1
0
TTL非门典型电路 TTL inverter Logic circuit
0
2.4 TTL集成门电路
区别：有各自的输入级和倒相级，并联使用共同的输出级。
uA(V) uB(V)
0.2 0.2 0.2 3.4 3.4 0.2 3.4 3.4
uY(V)
3.6 0.2 0.2 0.2
AB
Y
00
1
01
0
10
0
11
0
TTL或非门典型电路 TTL NOR-gate
YAB
2.4 TTL集成门电路