2021年中国地质大学(武汉)数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年中国地质大学(武汉)数据科学与大数据技术专业《计算机组成
原理》科目期末试卷B（有答案）
一、选择题
1、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。

A.80K，2
B.96K，2
C.160K，5 C.192K，5
2、访问相联存储器时，（）
A.根据内容，不需要地址
B.不根据内容，只需要地址
C.既要内容，又要地址
D.不要内容也不要地址
3、串行运算器结构简单，其运算规律是（）。

A.由低位到高位先行进行进位运算
B.由低位到高位先行进行借位运算
C.由低位到高位逐位运算
D.由高位到低位逐位运算
4、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。

设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。

若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（）。

A.001111100010
B.001110100010
C.010*********
D.发生溢出
5、在C语言程序中，以下程序段最终的f值为（）。

Float f=2.5+1e10；f=f-1e10；
A.2.5
B.250
C.0
D.3.5
6、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码
II.所有存储器和I/O设备的时序信号
III.所有存储器和1/O设备的控制信号
IV.来自I/O设备和存储器的响应信号
A.II、III
B. I，III，IV
C. III，IV
D.II，III. IV
7、总线宽度与下列（）有关。

A.控制线根数
B.数据线根数
C.地址线根数
D.以上都不对
8、下列关于计算机操作的单位时间的关系中，正确的是（）。

A.时钟周期>指令周期>CPU周期
B.指令周期CPU周期>时钟周期
C.CPU周期>指令周期>时钟周期
D.CPU周期>时钟周期>指令周期
9、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。

若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。

A.55s
B.60s
C.65 s
D.70s
10、下列部件中不属于控制部件的是（）。

A.指令寄存器
B.操作控制器
C.程序计数器
D.状态条件寄存器
11、在程序执行过程中，（）控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。

A.控制器
B.CPU
C.指令存储器
D.指令译码器
12、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。

I.指令字长等于机器字长的前提下，取指周期等于机器周期
Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期
Ⅲ.指令字长和机器字长的长度没有必然关系
Ⅳ为了硬件设计方便，指令字长都和存储字长一样大
A.I、Ⅲ、IV
B.I、Ⅳ
C.Ⅱ、Ⅲ
D.Ⅱ、Ⅲ、Ⅳ
13、下列关于各种寻址方式获取操作数快慢的说法中，正确的是（）。

I.立即寻址快于堆栈寻址
Ⅱ.堆栈寻址快于寄存器寻址
Ⅲ.寄存器一次间接寻址快于变址寻址
Ⅳ.变址寻址快于一次间接寻址
A. I、IV
B.Ⅱ、Ⅲ
C.I、Ⅲ、IV
D.Ⅲ、Ⅳ
14、下列关于多重中断系统的叙述中，错误的是（）
A.在一条指令执行结束时响应中断
B.中断处理期间CPU处于关中断状态
C.中断请求的产生与当前指令的执行无关
D.CPU通过采样中断请求信号检测中断请求
15、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。

下列关于中断或异常情况的叙述中，错误的是（）。

A.“访存时缺页”属于中断
B.“整数除以0”属于异常
C.“DMA传送结束”属于中断
D.“存储保护错”属于异常
二、填空题
16、指令格式是指令用_______表示的结构形式，通常格式中由操作码字段和_______字段
组成。

17、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中
G=______
18、汉字的_______、_______ 、_______是计算机用于汉字输入、内部处理、输出三种不同
用途的编码。

19、流水CPU中的主要问题是_________相关，_________相关和_________相关；为此需要
采用相应的技术对策，才能保证流水畅通而不断流。

20、多个用户共享主存时，系统应提供_______。

通常采用的方法是_______保护和_______
保护，并用硬件来实现。

21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。

22、为了解决多个_______同时竞争总线_______，必须具有_______部件。

23、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采
用相应的技术对策，才能保证流水畅通而不断流。

24、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线
的下次，接管总线控制权。

25、堆栈是一种特殊的数据寻址方式，它采用________原理。

按结构不同，分为________堆栈和________堆栈。

三、名词解释题
26、软件：
27、现场保护：
28、段页式管理：
29、从设备：被主设备访问的设备。

四、简答题
30、DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？
31、总线的分类方法主要有哪几种？请分别按这几种法说明总线的分类。

32、主存储器的性能指标有哪些？含义是什么？
33、请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？
五、计算题
34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。

每字块8个字，每字32位。

设计一个4路组相联映射的Cache组织。

1）画出主存地址字段中各段的位数。

2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？
3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？
4）系统的效率是多少？
35、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：
1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新
间隔是多少？
2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设
存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周
期为2ms）？
36、设主存容量为lMB，Cache容量为l6KB，每字块有16个字，每字32位，且按
字节编址。

1）若Cache采用直接映射，试求主存地址字段中各段的位数。

2）若Cache采用4路组相联映射，试求主存地址字段中各段的位数。

六、综合题
37、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组成逻辑框图。

38、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。

设每个中断源的中断服务程序时间均为20s。

39、在表中的第2列、第3列填写简要文字对CISC和RISC的主要特征进行对比。

CISC和RISC的主要特征比较
参考答案
一、选择题
1、C
2、A
3、C
4、D
5、C
6、D
7、B
8、B
9、D
10、D
11、A
12、C
13、C
14、B，
15、A
二、填空题
16、二进制代码地址码
17、210 230
18、输入编码（或输入码）内码（或机内码）字模码
19、资源数据控制
20、存储保护存储区域访问方式
21、SCSI IEEE1394
22、主设备控制权总线仲裁
23、资源数据控制
24、优先级公平主方
25、先进后出寄存器存储器
三、名词解释题
26、软件：
由程序构成的系统，分为系统软件和应用软件。

27、现场保护：
将程序计数器PC中以及有关的寄存器的内容存储起来，使中断结束后能恢复到原来的状态继续执行程序的过程，
28、段页式管理：
一种虚拟存储器的管理方式，将存储空间逻辑模块分成段，每段又分成若干页。

29、从设备：被主设备访问的设备。

四、简答题
30、答：DRAM采用读出方式进行刷新。

因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。

常用的刷新方式由三种：集中式、分散式、异步式
31、答：A、按传送格式分为：串行总线、并行总线；B、按时序控制方式分为：同步总线（含同步扩展总线），异步总线；C、按功能分为：系统总线，CPU内部总线、各种局部总线。

32、答：存储器的性能指标主要是存储容量，存储时间、存储周期和存储器带宽。

在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。

存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。

存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。

存储器带宽是指存储器在单位时间中的数据传输速率
33、答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

五、计算题
34、解析：
1）主存地址字段如图所示。

2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。

同理，CPU读8，16，…，96号单元均不命中。

可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为
100×10−13
×100%=98.7%
100×10
3）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是
5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache
相比，速度提高的倍数为
5t×1000
−1=3.75
t(1000−13)+5t×13
4）系统的效率为
t
×100%=95%
0.987t+(1−0.987)×5t
35、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。

2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间
率”=32μs/2000μs×100%=l.6%。

36、解析：
1）若Cache采用直接映射。

由于每个字块含有16个字（64B），且按字节编址，因此字块内的位数（块内地址位数）为6位。

另外，由于Cache中含有256个块（16KB/16×4B），因此字块地址位数为8位。

主存容量1MB，说明总位数为20位，因此主存字块标记位数为20-6-8=6位。

主存的地址格式如下：
2）若Cache采用4路组相联映射。

同理，块内地址位数为6位。

由于采用4路组相联映射，即每组4块，因此一共有64组，即组号需要6位。

很容易得到主存字块标记位数为20-6-6=8位。

主存的地址格式如下：
六、综合题
37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、
A14进行2-4译码
38、解析：
1）在中断处理顺序改为D>A>C>B后，每个中断源新的屏蔽字如图所示。

2）根据新的处理顺序，CPU执行程序的轨迹如图所示。

39、解析：
填写后的表如下所示。